2021年扬州大学广陵学院软件工程专业《计算机组成原理》科目期末试卷A(有答案)

2021年扬州大学广陵学院软件工程专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、一个存储器的容量假定为M×N，若要使用I×k的芯片（I<M，k<N），需要在字和位方向上同时扩展，此时共需要（）个存储芯片。A.M×NB.（M/I）×（N/k）C.M/I×M/ID.M/I×N/k2、某机器的主存储器共32KB，由16片16K×l位（内部采用128×128存储阵列）的DRAM芯片字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储单元刷新一遍需要（）个存储周期。A.128B.256C.1024D.163843、在C语言程序中，以下程序段最终的f值为（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.54、float型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器fl和f2中，若（fl）=CC900000H，（f2）=BOC00000H，则x和y之间的关系为（）。A.x<y且符号相同B.x<y符号不同C.x>y且符号相同D.x>y且符号不同5、当满足下列（）时，x>-1/2成立。A.x1必须为l，x2~x4至少有一个为1B.x1必须为1，x2~x4任意C.x1必须为0，x2~x4至少有一个为1D.x1必须为0，X2~x4任意6、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（）。A.114.3MB/sB.126.0MB/sC.133.3MB/sD.144.3MB/s7、在计数器定时查询方式下，正确的描述是（）。A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感8、程序P在机器M上的执行时间是20s，编译优化后，P执行的指令数减少到原来的70%，而CPl增加到原来的1.2倍，则P在M上的执行时间是（）。A.8.4sB.11.7sC.14sD.16.8s9、指令寄存器的位数取决（）。A.存储器的容量B.指令字长C.机器字长人D.存储字长10、微指令大体可分为两类：水平型微指令和垂直型微指令。下列几项中，不符合水平型微指令特点的是（）。A.执行速度快B.并行度较低C.更多地体现了控制器的硬件细节D.微指令长度较长11、下列关于超标量流水线特性的叙述中，正确的是（）。I.能缩短流水线功能段的处理时间II.能在一个时钟周期内同时发射多条指令III.能结合动态调度技术提高指令执行并行性A.仅IIB.仅I、IIIC.仅I、IID.I、II、III12、某指令系统指令字长为8位，每一地址码长3位，用扩展操作码技术。若指令系统具有两条二地址指令、10条零地址指令，则最多有（）条一地址指令。A.20B.14C.10D.613、假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则（）访问到的操作数为200。I.直接寻址200Ⅱ.寄存器间接寻址（R）Ⅲ.存储器间接寻址（200）Ⅳ.寄存器寻址RA.I、IⅣB.Ⅱ、ⅢC.Ⅲ、IVD.只有Ⅳ14、某计算机系统中，假定硬盘以中断方式与处理器进行数据输入/输出，以16位为传输单位，传输率为50KB/s，每次传输的开销（包括中断）为100个CPU时钟，处理器的主频为50MHz，请问硬盘数据传送时占处理器时间的比例是（）。A.10%B.56.8%C.5%D.50%15、下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（）。A.PCIB.USBC.AGPD.PCI-Express二、填空题16、存储_______并按_______顺序执行，这是冯·诺依曼型计算机的工作原理。17、由于存储器芯片的容量有限，所以往往需要在______和______两方面进行扩充才能满足实际需求。18、直接内存访问（DM）方式中，DM控制器从CPU完全接管对_______的控制，数据交换不经过CPU，而直接在内存和_______之间进行。19、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。20、字节多路通道可允许多个设备进行_______型操作，数据传送单位是_______21、主存储器容量通常以MB表示，其中M=______，B=______硬盘容量通常以GB表示，其中G=______.22、寻址方式按操作数的物理位置不同，多使用_______型和_______型，前者比后者执行速度快。23、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。24、总线仲裁部件通过采用________策略或________策略，选择其中一个主设备作为总线的下次，接管总线控制权。25、DMA控制器访采用以下三种方法：________、________、________三、名词解释题26、移码：27、LCD：28、小数端：29、猝发转输方式：四、简答题30、试比较程序查询方式、程序中断方式和DMA方式对CPU工作效率的影响。31、简述同步总线的定时方式。32、什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？33、比较水平微指令与垂直微指令的优缺点。五、计算题34、一个16K×16位的存储器，有lK×4位的DRAM芯片，内部结构由64×64构成，试问：1）采用异步刷新方式，如果最大刷新间隔为2ms，则相邻两行之间的刷新间隔是多少？2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设存储器的存储周期为0.5us，“死区”占多少时间？“死时间率”为多少（刷新周期为2ms）？35、设存储字长和指令字长均为24位，若指令系统可完成108种操作，且具有直接、一一次间接寻址、多次间接寻址、变址、基址、相对和立即这7种寻址方式，则可在保证最大范围内直接寻址的前提下，指令字中操作码占几位？寻址特征位占几位？可直接寻址的范围是多少？一次间接寻址的范围是多少？多次间接寻址的范围又是多少？36、某计算机的字长为16位，存储器按字编址，访存指令格式为16位，其中5位操作码，3位寻址方式字段，分别表示立即寻址、直接寻址、间接寻址、变址寻址和相对寻址这5种，8位地址码字段。设PC和Rx分别为程序计数器和变址寄存器（其中变址寄存器的位数为16位）。试问：1）该格式能定义多少种指令？2）各种寻址方式的寻址范围大小是多少？3）写出各种寻址方式的有效地址EA的计算式。六、综合题37、用16K×16位的SRAM芯片构成64K×32位的存储器。要求画出该存储器的组成逻辑框图。38、采用微程序控制器的某计算机在微程序级采用两级流水线，即取第i+1条微指令与执行第i条微指令同时进行。假设微指令的执行时间需要40ns，试问：1）若控制存储器选用读出时间为30ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。2）若控制存储器选用读出时间为50ns的ROM，在这种情况下微周期为多少？并画出微指令执行时序图。39、设某机器共能完成120种操作，CPU共有8个通用寄存器，且寄存器都为12位。主存容量为16K字（机器采用按字寻址），采用寄存器-存储器型指令。1）欲使指令可直接访问主存的任意地址，指令字长应取多少位？2）若在上述设计的指令字中设置一寻址特征位X，且X=0表示某个寄存器作为基址寄存器，试画出指令格式。试问采用基址寻址可否访问主存的任意单元？为什么？如不能，提出一种方案，使得指令可访问主存的任意位置。3）若存储字长等于指令字长，且主存容量扩大到64K字，在不改变硬件结构的前提下，可采用什么方法使得指令可访问存储器的任意位置。

参考答案一、选择题1、C2、A3、C4、A5、A6、C7、A8、D9、B10、B11、C12、B13、D14、C15、B二、填空题16、程序地址17、存取时间存储周期存储器带宽18、总线I/O设备（或输入输出设备）19、外存数据通信过程控制20、传输字节21、2208位（1个字节）23022、RRRS23、4724、优先级公平主方25、停止CPU访问周期挪用DMA和CPU交替访内三、名词解释题26、移码：带符号数据表示方法之一，符号位用1表示正，0表示负，其余位与补码相同。27、LCD：液晶显示器。28、小数端：将最低字节存到小地址位置.29、猝发转输方式：在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。四、简答题30、答：程序查询方式使CPU和I/0设备处于串行工作状态，CPU工作效率不高程序中断方式CPU效率较高DMA方式进一步提高了CPU的资源利用率，31、答：规定固定的传输率，每隔一定的时间进行一次数据传递，一直到传输完毕。这是一种比较简单的通信方式，主要适合传输速度固定或者差异比较小的情况。32、答：程序运行的局部性原理指：在一小段时间内，最近被访问过的程序和数据很可能再次被访问；在空间上，这些被访问的程序和数据往往集中在一小片存储区；在访问顺序上，指令顺序执行比转移执行的可能性大（大约5：1）。存储系统中Cache一主存层次采用了程序访问的局部性原理，33、答：（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握五、计算题34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷新间隔=2ms/64=31.25μs，可取的刷新间隔为31μs。2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器的存储周期为0.5μs，则“死区”=0.5μs×64=32μs，“死时间率”=32μs/2000μs×100%=l.6%。35、解析：1）由于此指令系统可完成108种操作，因此指令字中的操作码占7位（27=128）。2）由于指令系统中有7种寻址方式，因此寻址特征位占3位。3）由于地址码的位数为24-7-3=14位，因此直接寻址的范围为214。4）由于存储字长为24位，因此一次间接寻址的范围为224。5）由于多次间接寻址需要使用一位来标志是否间接寻址完毕，因此只有23位用做寻址，寻址范围为223。36、解析：1）5位操作码可表示25=32种不同的指令。2）各种寻址方式的寻址范围大小如下。立即数寻址方式：只能访问唯一的一个数据。直接寻址方式：用地址码表示存储器地址，8位地址码可以有28=256个数据字。间接寻址方式需要分为两种（特别注意）：①一次间接寻址：用地址码表示地址的存储位置，存储器中16位的地址可以有216=64K大小的寻址范围。②多次间接寻址：多次间接寻址需要使用一位来表示是否为最后一次间接寻址，可以有215=32K大小的寻址范围。变址寻址方式：用地址码表示地址的偏移量，地址在寄存器中，16位变址寄存器的寻址范围是216。相对寻址方式：寻址范围是PC值附近的字，8位地址偏移量可对PC附近的256个数据字进行寻址，即寻址范围是256个数据字。3）设地址码位A，各寻址方式的有效地址见表六、综合题37、解析：所需芯片总数（64K×32）/（16K×16）=8片，因此存储器可分为4个模块（图中用椭圆标示出来了），每个模块16K×32位，各模块通过A15、A14进行2-4译码38、解析：在执行本条微指令的同时，预取下一条微指令。因为这两个操作是在两个完全不同的部件中执行的，所以这种重叠是完全可行的。取微指令的时间与执行微指令的时间哪个长，就以它作为微周期1）若控制存储器选用读出时间为30ns的ROM，微指令执行时序图如图a所示。因为取第i+1条微指令与执行第i条微指令同时进行，所以取微指令的读出时间为30ns，而微指令的执行时间需要40ns。这种情况下微周期取最长的时间，即40ns。2）若控制存储器选用读出时间为50ns的ROM，微指令执行时序图如图b所示。这种情况下微周期需取50ns。39、解析：1）首先，操作码可以确定为7位；8个通用寄存器需要3位来表示；访问16K字的主存也需要14位，故指令字长需要7+3+14=24位，指令格式如下：2）由于增加了一位寻址特征位，且基址寄存器使用了通用寄存器，因此