标签 > 4选1多路选择器设计实验[编号:21277120]
4选1多路选择器设计实验
EDA实验二 4选1多路选择器设计实验 1 实验目的 进一步熟悉QuartusII的VHDL文本设计流程 组合电路的设计仿真和测试 二 实验内容 实验内容一 根据以下流程 利用QuartusII完成四选一多路选择器的文本编辑输入和仿真测。实验七 4选1多路选择器设计实验。四选一多路选择器设计时。
4选1多路选择器设计实验Tag内容描述：<p>1、EDA实验二 4选1多路选择器设计实验 1 实验目的 进一步熟悉QuartusII的VHDL文本设计流程 组合电路的设计仿真和测试 二 实验内容 实验内容一 根据以下流程 利用QuartusII完成四选一多路选择器的文本编辑输入和仿真测。</p><p>2、实验七 4选1多路选择器设计实验 1、 实验目的 进一步熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。 2、 实验原理 四选一多路选择器设计时，试分别用IF_THEN语句、WHEN_ELSE和CASE语句的表达方式写出此电路的VHDL程序，要求选择控制信号s1和s2的数据类型为STD_LOGIC;当s1=0，s0=0；s1=0，s0=1；s1=1，s。</p><p>3、实验三 4选1多路选择器设计实验 1 实验目的 进一步熟悉QuartusII的VHDL文本设计流程 组合电路的设计仿真和测试 2 实验原理 四选一多路选择器设计时 定义输入S为标准以内漏记为STD LOGIC 输出的信号y的数据类型定义。</p>
|
帮助中心
人人文档renrendoc.com美如初恋！
川公网安备: 51019002004831号