jk触发器实验报告

jk触发器实验报告Tag内容描述：<p>1、实实 验验 报报 告告 学院 计算机科学学院 专业 计算机应用技术 2 班 2013 年 05 月 09 日 姓 名操文健学 号2012030311043 班 级计应 2 班指导老师吴保贞 课程名称数字逻辑 实验名称基本 RS 触发器 D 触发器 JK 触发 器 成 绩 1 实验目的 1 验证基本 RS 触发器 门控 D 触发器 JK 触发器的逻辑功能 2 熟悉常用触发器的使用方法 2 实验内容方。</p><p>2、实 验 报 告 学院 计算机科学学院 专业 计算机应用技术 2 班 2013年05 月09 日 姓 名 操文健 学 号 2012030311043 班 级 计应 2 班 指导老师 吴保贞 课程名称 数字逻辑 成 绩 实验名称 基本RS触发器 D触发器 JK触发。</p><p>3、实验五 J K触发器 一 实验目的 1 掌握J K触发器的逻辑功能 2 掌握集成J K触发器逻辑功能的测试方法 3 掌握不同逻辑功能触发器之间的相互转换方法 二 实验预习要求 1 复习J K触发器的逻辑功能 2 掌握D触发器和J K触发。</p><p>4、实验报告 2017年12月14日 成绩： 姓名 学号 班级 专业 课程名称 数字电路实验 任课老师 指导老师 机位号 实验序号 10 实验名称 JK触发器设计 实验时间 2017.12.14 实验地点 一教225 实验设备号 X 一、实验程序源代码 module jkchufa( input j, input k, input c。</p><p>5、Verilog HDL 实验报告实验报告 Verilog 实验报告实验报告 题题 目 目 JKJK 触发器 同步计数器触发器 同步计数器 系部名称系部名称 通信工程通信工程 专业名称专业名称 通信工程通信工程 班班 级级 班内序号班内序号 学生姓名学生姓名 时间时间 2010 11 282010 11 28 一 一 实验内容 实验内容 用用 JKJK 触发器构成同步计数器触发器构成同步计数器 设。</p><p>6、module JKchufa(set,clr,clk,j,k,q3,q3_);input set,clr,clk,j,k;output q3,q3_;reg q3,q3_;always(set or clr)beginif(set=1) beginq3=1;q3_=0;endelse if(set=0&clr=1) b。</p><p>7、实验六 触发器 一 实验目的 1 掌握基本RS JK D和T触发器的逻辑功能 2 掌握集成触发器的逻辑功能及使用方法 3 熟悉触发器之间相互转换的方法 二 实验原理和电路 触发器是具有记忆作用的基本单元 在时序电路中是必不。</p>