数字电路第五章

数字电路第五章Tag内容描述：<p>1、第5章 锁存器和触发器,教学基本要求,1、掌握 各类触发器的功能和电路简化表示。,2、掌握各类触发器的特性方程。,3、 熟悉各类触发器的电路结构并能分析其工作原理。,第5章 锁存器和触发器,第5章 锁存器和触发器,5.1 双稳态存储单元电路,5.1.1 双稳态的概念,1、双稳态的物理模型,2、稳态和介稳态,5.1.2 双稳态存储单元电路,1、电路结构,2、逻辑状态分析,2、逻辑状态分析,形成了第一种稳态,形成了第二种稳态,3、模拟特性分析,vo1,vo2,有3个交点(平衡点):M(稳态)、N(稳态)、P(介稳态),两种稳态之一一旦出现，都可长期保持，固称为双稳态电路。</p><p>2、第五章 锁存器和触发器,5.1 双稳态存储单元 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能 5.5 用Verilog HDL描述锁存器和触发器,掌握锁存器、触发器的电路结构和工作原理； 熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能； 正确理解锁存器、触发器的动态特性。,教学基本要求,5.1 双稳态存储单元电路,5.1.1 双稳态的概念,有两个稳定的状态，从一个状态进入另一个状态必须施加足够大的外加作用力。其中的介稳态是一个不稳定的状态。,5.1.2 双稳态存储单元电路,1. 电路结构,由两个非门的输入输出端交叉耦合。</p><p>3、2019/6/4,TAKE A REST,双稳态（bistable multivibrator）,存储一位二进制数/码 锁存器（Latches）：transparent 基本SR锁存器 带逻辑门控的SR锁存器 D锁存器 触发器（flip-flop） 工作特点：non-transparent，仅在边沿对输入信号敏感 结构特征：主从结构、维持阻塞的、利用传输延迟的等 逻辑功能(时序逻辑的表达方式) RS触发器、JK触发器、T触发器、D触发器 各触发器功能的转换,作业,基本SR锁存器1,具有“0”、“1 ”两个稳态（ bistable multivibrator ），用于存储一位二进制数/码；特指结构较简单的一类存储单元,基本Set-Reset锁存器 。</p><p>4、杭州电子科技大学电子信息学院,教材原著：数字电路 龚之春 编著,触发器特点：,触发器分类：,本章重点：,触发器外部逻辑功能、触发方式。,能够存储一位二进制信息的基本单元。,1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。,2.在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。,按触发方式分：电位触发方式、主从触发方式及边沿触发方式,按逻。</p><p>5、5.1 RS触发器,5.2 JK触发器,5.3 D触发器与T触发器,5.4 触发器的建立时间和保持时间,第五章 触发器,5.1 RS触发器,5.1.1. 基本 RS 触发器,1. 逻辑图电路结构,两互补输出端,直接置位端,直接复位端,两个稳。</p>