数字逻辑与数字

数字逻辑与数字Tag内容描述：<p>1、VHDL硬件描述语言与数字逻辑电路设计课程设计报告实验台号： 16号 姓 名： 学 号： 0704040216 专 业： 通信工程 班 级： 2班 指导老师： 湖南科技大学课程设计材料一、 课程设计的目的和任务：1，熟悉软件编程环境，熟练使用max-plus2软件的各项功能；2，编写VHDL语言程序，熟悉程序编写调试的一般过程，通过具体实验巩固所学VHDL语言程序的理论知识；3,了解编译与仿真的作用与意义；4,熟练掌握简单的VHDL语言语句与程序结构。踏实的完成此次课程设计的教学将为学生进一步深入了解电子产业的发展与内容，积极投身于工程技术的开发与研究。</p><p>2、数字逻辑和数字系统实验实验一 基本逻辑门逻辑实验一、 实验目的1 掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。2 熟悉TTL中、小规模集成电路的外型、管脚和使用方法。二、 实验所用器件和仪表1. 二输入四与非门74LS001片2. 二输入四或非门74LS281片3. 二输入四异或门74LS861片三、 实验内容1测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。2测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。3测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。四、 实验提示1将被测器件插。</p><p>3、数字逻辑习题1. 仅用NOR门来构造下面函数的逻辑网络：H=(XY)Z2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B3.求出由下面逻辑网络产生的函数G的最简单形式4.卡诺图化简：G（A，B，C，D）=m（2,3,4,7,8,14,15）5. 卡诺图化简：G（A，B，C，D）=m（0,1,3,4,6,7,12,13,14）6.卡诺图化简：G（A，B，C，D）=m（0,4,5,6，7,8,13,14,15）7卡诺图化简：G（A，B，C，D）=m（1,2,3,4,6,7,9,12,13）8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,8(d)=1000,9(d)=1001）。7。</p><p>4、卡诺图化简,卡诺图化简的核心是找到并且合并相邻最小项。 相邻三种情况：相接，相对，相重。5变量卡诺图才会出现相重的情况。 合并过程中先找大圈合并，圈越大消去的变量越多；使每一最小项至少被合并包含过一次；每个合并的圈中，至少要有一个“1”没有被圈过，否则这个圈就是冗余的。,4个变量卡诺图的最小项,m1,m0,m3,m2,m5,m4,m7,m6,m13,m12,m15,m14,m9,m8,m11,m10,m1 的相邻最小项是m0,m3,m5,m9，其中m9 是相对的，其余为相接；同样，m0与m8 相对，与m2也相对。,“与或”表达式化简：例3,“与或”表达式化简：,如果在上图中的m10=1,可。</p><p>5、第1章数字逻辑基础,学习要点：二进制、二进制与十进制的相互转换逻辑代数的公式与定理、逻辑函数化简基本逻辑门电路的逻辑功能,一：进制数互相转换(p3)1.将N进制转换为十进制：按权展开，即可以转换为十进制数。2.二。</p><p>6、第八章 脉冲波形的产生和整形,第八章 脉冲波形的产生和整形,本 章 主 要 内 容, 本章主要内容： 获得矩形脉冲波的方法 8.1 集成555定时器及其应用 介绍555定时器及用它构成矩形波发生器与整形电路的方法 8.2 门电路构成的矩形波发生器及整形电路 由门电路构成的矩形波发生器和整形电路,第八章 脉冲波形的产生和整形,获得矩形脉冲波的方法, 获得矩形脉冲波的方法: 1、利用多谐振荡器直接产生。</p>