vhdl设计

vhdl设计Tag内容描述：<p>1、题目：基于VHDL六层电梯控制系统班级:2009211406学号:09211843姓名: 目录:一 设计要求1.1六层电梯控制器将实现的功能1.2电梯上下层运行流程图1.3电梯运行控制流程图二.总体设计电路图三.六层电梯控制器的实体设计3.1选择器件3.2功能模块四.电梯控制器控制仿真分析4.1电梯程序仿真分析4.2译码器仿真分析4.3数据选择器仿真分析4.4分频器模块仿真分析4.5顶层电路仿真分析五.程序源代码5.1电梯程序5.2分频器模块程序5.3译码器程序5.4 数据选择器程序六.实验总结一设计要求1.1六层电梯控制器将实现的功能：(1)每层电梯入口处设有上下请求开关，。</p><p>2、实训报告课程名称： EDA设计 学生姓名： 学 号： 专业班级： 计算机软件 2013年10 月29 日南昌大学实训报告学生姓名： 学 号： 专业班级： 实训类型： 验证 综合 设计 创新 实训日期： 10.9.610.9.14 实验成绩： 一、实训项目名称通过原理图方法以及Verilog HDL语言进行编程两种方法实现24进制计数器。二、实训目的1.熟练掌握Quartus II软件的使用。2.熟练掌握在QuartusII平台上用原。</p><p>3、一、设计要求1二、设计原理及框图11、设计原理12、结构框图1三、 设计过程21、模块化设计22、顶层文件生成3四、仿真调试过程41、各模块时序仿真图42、仿真过程中遇到的问题5五、设计体会及收获5一、设计要求1、稳定的显示时、分、秒。2、当电路发生走时误差时，要求电路有校时功能。3、电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。二、设计原理及框图1、设计原理系统框图由六个模块组成，分别为：秒、分、时计数模块，整点报时模块，LED动态显示扫描模块，调时控制模块组成。其工作原理是:基准脉冲输入信号同时加到。</p><p>4、第6章VHDL设计应用实例,6.1 数字频率计的设计,数字频率计是直接用十进制数字显示被测信号频率的一种测量装置，是一种应用很广泛的仪器。,图6.1 测频原理框图和时间波形,图6.2 8位十进制数字频率计逻辑图,1测频控制信号发生器设计要求,频率测量的基本原理是计算每秒钟内待测信号的脉冲个数。,图6.3 测频控制信号发生器的工作时序,2寄存器REG32B设计要求 3计数器CNT10设计要求,图6.4 频率计的仿真波形,6.2 数字钟的设计,图6.5 数字钟的电路原理图,6.3 函数发生器的设计,图6.6 函数发生器总体框图,6.4 交通灯信号控制器的设计,图6.8 七段码显。</p><p>5、2011级学生EDA课程设计 EDA课程设计报告书课题名称VHDL语言的A/D采样控制器姓 名*学 号*院、系、部物理与电子科学系专 业电子信息科学与技术指导教师*2013年11月20日一、设计任务及要求：设计任务：1、利用ADC08138高速串行接口IO配置8个通道的输入多路转换器具有电压参考及跟踪保持功能。2、用VHDL程序来控制ADC08138的主要程序要 求： 首先进行预设计，根据设计的任务要求，先确定设计方案，然后进行硬件电路的初步设计，在计算机上画出硬件电路图，在老师的指导下进行修正硬件电路图，并对所涉及的参数进行计算。在确定硬件的基础上，。</p><p>6、VHDL8位减法器的设计,一、设计要求 二、基本原理 三、设计方案及实现方法 四、设计条件 五、设计步骤 六、结果与分析,一、设计要求 1.完成8位减法器的设计 2.进行波形仿真，并分析仿真波形图，得出结论,二、基本原理 2.1半减器电路图,2.2半减器真值表,2.3全减器的原理 1.全减器是两个二进制的数进行减法运算时使用的一种运算单元。 2.最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。,2.4全减器电路图,2.5全减器真值表,三、设计方案及设计方法 1、用VHDL语言设计。</p>