VHDL8位减法器的设计.ppt_第1页
VHDL8位减法器的设计.ppt_第2页
VHDL8位减法器的设计.ppt_第3页
VHDL8位减法器的设计.ppt_第4页
VHDL8位减法器的设计.ppt_第5页
已阅读5页，还剩10页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

VHDL8位减法器的设计,一、设计要求 二、基本原理 三、设计方案及实现方法 四、设计条件 五、设计步骤 六、结果与分析,一、设计要求 1.完成8位减法器的设计 2.进行波形仿真，并分析仿真波形图，得出结论,二、基本原理 2.1半减器电路图,2.2半减器真值表,2.3全减器的原理 1.全减器是两个二进制的数进行减法运算时使用的一种运算单元。 2.最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。,2.4全减器电路图,2.5全减器真值表,三、设计方案及设计方法 1、用VHDL语言设计一个半减器，并进行编译仿真； 2、在半减器的基础上，利用元件例化语句，设计一个一位的全减器，并编译仿真； 3、在全减器的基础上，利用元件例化语句，编写8位减法器程序，再进行编译仿真，可以验证设计。,四、设计条件 1.计算机 2.Quartus ,五、设计步骤 5.1半减器的设计 半减器的源程序如下：,5.2全减器源程序如下：,5.3减法器源程序如下：,5.4仿真波形,谢谢大家,
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论