AVR系统用户板设计毕业论文

1目 录一 概述 11 课题背景 .12 课题设计的任务与意义 .1二 系统的硬件结构功能与特点 21 系统设计思想成及其结构 .22 系统主要特点 .2三 ATMEGE128 的结构及性能 41 AVR 单片机 ATMEGA128 的性能特点 .42 ATMEGA128 的硬件结构 .83 主要的控制器 .10四 外部存储器的结构与应用 121 外部存储器扩展的原理 .12（1）外部存储器接口 .12（2）地址锁存要求 .122 与外部存储器相关的寄存器 .133 外部存储器应用的软件实现 .15（1）存储器的扩展 .15（2）实验调试程序 .164 外部扩展存储器全部空间的利用技巧 .17五 并行 I/O 口的原理与应用 191 扩展并行 I/O 口的原理及意义 .192 外部并行 I/O 口电路的设计与应用 .19（1）外部并行 I/O 口电路调试实验 .20（2）8255 外接键盘实验 .22六 外部键盘与 LED、LCD 电路的设计与应用 251、8279 的性能特点与工作原理 .252 LED 显示电路实验 .263 LCD 显示电路设计及软件实现 .28七 A/D、D/A 转换接口扩展 291 A/D 转换电路设计与软件实现 .29（1） A/D 转换器的主要参数： .29（2）ADC0809 的特性 .29（3）A/D 转换的使用实例 .302 D/A 转换电路的设计与软件实现 .31（1）D/A 转换基本原理： .31（2）D/A 转换的主要性能指标 .31（3）D/A 转换软件实现 .322八 SPI、USART、FPGA 接口的应用 331 SPI 的电路设计与软件实现 .33(1) SPI 的通信说明： .33(2) SPI 的寄存器： .33（3）SPI 的软件实现 .352 USART 接口电路与通信 .36（1）USART 接口电路的特点 .36（2）USART 口的通信实验 .373 FPGA 接口电路与通信 .38（1）FPGA 的功能与结构 .38（2）FPGA 接口实验软件实现 .38结束语 41参考文献 42致谢 43附录 1 44程序一 8255 扩展接键盘实验 .44程序二 LED 显示接口实验 .46程序三 键盘显示综合实验 .51程序四 LCD 显示 8 字循环显示 .60程序五 A/D 转换实验 .63程序六 D/A 转换实验 .64一 概述1 课题背景单片机就是由一块芯片组成的微机系统。片内包括了 CPU、程序存储器、数据存储器、定时/计数器及 I/O 口。单片机技术作为计算机技术的一个分支，广泛的应用在工业控制、仪器仪表、机电一体化产品、家用电器等各个领域。从应用领域来说单片机主要用于控制，所以也叫做微控制器（Microcomputer） 。从单片机呈现给用户的供应状态看，单片机仅是一块集成电路芯片，它的所有功能部件都集成在一块芯片上，所以称之为单片机（Sing-Chip Microcomputer ） 。虽然单片机的机构和指令系统与通用微型计算机是有差别的，但基本的功能模块和基本的工作原来是一样的。自从单片机问世以来，单片机技术已经发展成为计算机技术中的一个非常有活力的分支，它有自己的特征、规范、发展道路和应用环境。世界上各大芯片制造公司都推出了自己的单片机，从 4 位发展到 8 位、16 位到 32 位，功能、性能在不断提高；单片机发展到现在，单片机产品多达 50 多个系列，300 多种型号。为了适应不同的需要，各种单片机都有自己的特点，有的侧重与运算，3有的侧重与速度，有的侧重与组建网络等。随着单片机技术的发展，现在容量大、速度快、高性能、低功耗的单片机已经成为主流。AVR 单片机是 ATMEL 公司 1997 年推出的全新配置精简指令集（RISC ）单片机系列。片内存储器采用 FLASH 存储器，可以反复修改上千次，便于新产品的开发；程序高度机密 ，避免加密处理。AVR 单片机打破了旧的设计格局。废除了机器周期，抛弃了复杂指令计算机追求指令完备的做法，采用精简指令集。以字为长度单位，将内容丰富的操作数与操作码安排在一个字之中。取指周期短，又可预取指令，实现流水线作业。故可高速执行指令；并且这种速度的升跃，是以高可靠性为后盾的。AVR 单片机硬件结构采用 8 位机与 16 位机的折中策略，即采用局部寄存器堆和单体高速输入/输出的方案。这样即提高了指令执行速度，克服了瓶颈现象；增强了功能，又减少了对外设管理的开销。相对简化了硬件结构、降低了成本，故 AVR 单片机在速度、性能、成本方面取得了优化平衡，是一种高性价比的单片机。2 课题设计的任务与意义本课题立足于设计一个功能全面，资源丰富的 AVR 系统用户板，以 ATMEL 公司的 ATMEGA128 高档 8 位单片机为核心，功能全面，外部资源配置齐全的用户板系统。本课题解决了外部资源配置不全的问题。用于对高年级学生进行高档 8 位机的技能训练，要求完成本课题的系统设计。利用嵌入式 ATmega128 开发用户板，不仅可以进行初级入门的学习，也可以进行更高层次的学习和训练，或作为产品设计开发的前期开发应用，非常适合高等院校和电子工程技术人员使用。由于这个系统十分庞大，需要扩展大量的外部电路，还需要编写大量的调试和应用程序，在这样短的时间内需要多人合作才能完成，所以我们同组三人进行了明确的任务分工：硬件由吴韬同学完成，软件（汇编和 C 语言）由我和包汉举同学完成。二 系统的硬件结构功能与特点1 系统设计思想成及其结构本系统是一个以 ATMEL 公司的高檔 8 位单片机 ATMEGA128 为核心的高档单片机用户使用系统，功能全面，外部资源配置齐全，包括 64K RAM、LCD显示电路、键盘控制电路、PIO 口、A/D、D/A 与 LED 显示电路扩展，以及FPGA 接口、SPI 接口与 UART 接口等。本系统采用模块化设计思想，在各个模块用三总线结构实现， （即通过数据总线、地址总线和控制总线来连接） 。外围芯片均通过三总线结构相连，由三总线进行控制。这样的电路条理清晰，资源分配方便合理。并且便于局部的修改。在系统扩展和配置设计时，遵循以下原则：(1) 尽可能选择典型大众化的电路，并符合单片机的常规用法。为硬件系统的标准化、模块化奠定良好的基础。(2) 系统的扩展与外围设备配置的水平应充分满足应用系统当前的功能要求，并留有适当余地，便于以后进行功能的扩充。4(3) 硬件结构的设计应考虑应用软件方案的实现。软件能够实现的功能尽可能由软件实现，以简化硬件结构，提高可靠性。但必须注意，由软件实现的硬件功能，其响应时间要比直接用硬件来的长。因此，某些功能选择以软件代硬件实现时，应综合考虑系统响应速度，实时要求等相关的技术指针。(4) 整个系统中相关的器件要尽可能做到性能匹配。如果系统中相关的器件性能差异很大，系统综合性能将降低，甚至不能正常工作。(5) 可靠性及抗干扰设计是硬件设计中不可忽视的一部分，它包括芯片，器件选择，去耦滤波，印刷电路板布线，信道隔离等。如果设计中只注重功能实现，而忽视可靠性及抗干扰设计，到头来只能是事倍功半，甚至会造成系统崩溃，前功尽弃。(6) 单片机外接电路较多时，必须考虑其驱动能力。驱动能力不足时，系统工作不可靠。解决的办法是增加驱动能力，增强总线驱动器或者减少芯片功耗，降低总线负载。2 系统主要特点在体现上述硬件设计思想时，本系统具有以下几大主要特点：(1) 本系统采用模块化设计思想，在各个模块用三总线结构采用标准的三总线结构。这样的电路条理清晰，资源分配方便合理。并且便于局部的修改。(2) 大量采用性能非常良好的外围芯片。如 RAMTRON 公司的新型铁电内存FM24C256，具有掉电资料不丢失，可承受超过一百亿次擦写操作，资料保存时间长等特点。还有片外数据存储器 BR62256F，LCD 液晶显示器 WGM12864M等。系统的核心ATMEGA128 本身就是一款非常先进的高档单片机。这些先进的配置为用户紧跟先进水平，提高专业技能提供了良好的外部条件。(3) 提供了丰富的用户自定义扩展 I/O 口。本系统外部资源非常丰富，很容易满足很多设计和用户的需求。为了使用户能够满足更高的动手需求和设计需要，以及对以后扩展升级的需要，我们设定了许多用户自定义 I/O 口。包括定时/计数脉冲自定义扩展口，中断自定义扩展口，8255 芯片自定义扩展口等。这些正体现了系统用户板的设计思想，给予了用户很大的自我发挥空间。5三 ATmege128 的结构及性能1 AVR 单片机 ATmega128 的性能特点高性能、低功耗的AVR 8 位微处理器 先进的RISC 结构 133 条指令 大多数可以在一个时钟周期内完成 32 x 8 通用工作寄存器+ 外设控制寄存器 全静态工作 工作于16 MHz 时性能高达16 MIPS 只需两个时钟周期的硬件乘法器 非易失性的程序和数据存储器 128K 字节的系统内可编程Flash寿命: 10,000 次写/ 擦除周期 具有独立锁定位、可选择的启动代码区通过片内的启动程序实现系统内编程真正的读- 修改- 写操作6 4K字节的EEPROM寿命: 100,000 次写/ 擦除周期 4K 字节的内部SRAM 多达64K 字节的优化的外部存储器空间 可以对锁定位进行编程以实现软件加密 可以通过SPI 实现系统内编程 JTAG 接口( 与IEEE 1149.1 标准兼容) 遵循JTAG 标准的边界扫描功能 支持扩展的片内调试 通过JTAG 接口实现对Flash, EEPROM, 熔丝位和锁定位的编程 外设特点 两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器 两个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器 具有独立预分频器的实时时钟计数器 两路8 位PWM 6路分辨率可编程（2 到16 位）的PWM 输出比较调制器 8路10 位ADC8个单端通道7个差分通道2个具有可编程增益（1x, 10x, 或200x）的差分通道 面向字节的两线接口 两个可编程的串行USART 可工作于主机/ 从机模式的SPI 串行接口 具有独立片内振荡器的可编程看门狗定时器 片内模拟比较器 特殊的处理器特点 上电复位以及可编程的掉电检测 片内经过标定的RC 振荡器 片内/ 片外中断源 6种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式 可以通过软件进行选择的时钟频率 通过熔丝位可以选择ATmega103 兼容模式7 全局上拉禁止功能 I/O 和封装 53个可编程I/O 口线 64引脚TQFP 与64 引脚MLF 封装 工作电压 2.7 - 5.5V ATmega128L 4.5 - 5.5V ATmega128 速度等级 0 - 8 MHz ATmega128L 0 - 16 MHz ATmega128ATmega128 的外部结构ATmega128为基于AVR RISC结构的8位低功耗CMOS微处理器。由于其先进的指令集以及单周期指令执行时间， ATmega128 的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。8Atmega128 结构框图AVR 内核具有丰富的指令集和32 个通用工作寄存器。所有的寄存器都直接与算逻单元(ALU) 相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的复杂指令集微处理器高10 倍的数据吞吐率。ATmega128 具有如下特点：128K 字节的系统内可编程Flash( 具有在写的过程中还可以读的能力，即RWW)、4K 字节的EEPROM、4K 字节的SRAM、53 个通用I/O 口线、32个通用工作寄存器、实时时钟RTC、4 个灵活的具有比较模式和PWM 功能的定时器/ 计数器(T/C)、两个USART、面向字节的两线接口TWI、8 通道10 位ADC( 具有可选的可编程增益)、具有片内振荡器的可编程看门狗定时器、SPI 串行端口、与IEEE 1149.1 规范兼容的JTAG 测试接口( 此接口同时还可以用于片上调试)，以及六种可以通过软件选择的省电模式。空闲模式时CPU 停止工作，而SRAM、T/C、SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作，寄存器的内容则一直保持；省电模式时异步定时器继续运行，以允许用户维持时间基准，器件的其他部分则处于睡眠状态； ADC 噪声抑制模式时9CPU 和所有的I/O 模块停止运行，而异步定时器和ADC 继续工作，以减少ADC 转换时的开关噪声； Standby 模式时振荡器工作而其他部分睡眠，使得器件只消耗极少的电流，同时具有快速启动能力；扩展Standby 模式则允许振荡器异步定时器继续工作。Atmega128 的封装与引脚如下：ATmega128是以Atmel 的高密度非易失性内存技术生产的。片内ISP Flash 可以通过SPI 接口、通用编程器，或引导程序多次编程。引导程序可以使用任何接口来下载应用程序到应用Flash存储器。在更新应用Flash存储器时引导Flash区的程序继续运行，实现RWW操作。通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个芯片内， ATmega128 为许多嵌入式控制应用提供了灵活而低成本的方案。ATmega128 AVR有整套的开发工具，包括C编译器，宏汇编，程序调试器/ 仿真器和评估板。引脚说明 VCC 数字电路的电源。GND 地。端口A(PA7.PA0) 端口A 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口A 为三态。端口A 也可以用做其他不同的特殊功能，请参见P 68。端口B(PB7.PB0) 端口B 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位10发生时端口B 为三态。端口B 也可以用做其他不同的特殊功能，请参见P 69。端口C(PC7.PC0) 端口C 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口C 为三态。端口C 也可以用做其他不同的特殊功能，请参见P 72。在ATmega103 兼容模式下，端口C 只能作为输出，而且在复位发生时不是三态。端口D(PD7.PD0) 端口D 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口D 为三态。端口D 也可以用做其他不同的特殊功能，请参见P 73。端口E(PE7.PE0) 端口E 为8 位双向I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。复位发生时端口E 为三态。端口E 也可以用做其他不同的特殊功能，请参见P 75。端口F(PF7.PF0) 端口F 为ADC 的模拟输入引脚。如果不作为ADC 的模拟输入，端口F 可以作为8 位双向I/O 口，并具有可编