基于TPC-USB实验系统的时钟系统设计方案

1 基于 第一部分 概论 随着计算机使用的日益普及，计算机已成为了人们日常生活中不可分割的一部分。而时钟，不仅早已是人们日常生活的必需品，更是计算机系统核心运行中作为中流砥柱的其中一部分。这点在分时操作系统中尤为体现。 微机系统常需要为处理机和外设提供时间标记，或对外部事件进行技术。例如系统的程序切换，向外设定是周期性地输出控制信号，外部事件发生次数达到规定值后产生中断，以及统计外部事件发生的次数等，因此，需要解决系统的定时问题。 定时的本质就是计数。只要把若干小片计时单 元累加起来，就可获得一段时间。而微机系统中的定时分为两类：一类是计算机本身运行的时间基准 内部定时，是计算机每种操作按照严格的时间节拍执行；另一类是外部设备实现某种功能时，在外设与 间，或外设与外设之间的时间配合 外部定时。前者，已由 件结构确定，有固定的时许关系，无法修改；后者，由于外设或被控对象的任务不同，功能各异，没有一定的模式，需要用户自己设定。而用户在考虑外设和 接时，不能脱离计算机的定时要求，应以计算机的时序关系作为一句，设计外部定时机构，以满足计算机的时序要求，进行时序配 合。至于在一个过程控制中，用户可以按照各个控制对象的性质和规律独立进行设计各自的定时关系。 本文基于 验系统，通过可编程计数 /定时器 8253、可编程并行 I/O 接口 8255段显示器进行具有可取当前系统时间、可自定义时间并运行及显示功能的时钟系统设计。经实验验证，该设计方案是完全可行的。 第二部分 硬件设计 1. 硬件基础 验系统简介 用微机接口实验系统是清华大学计算机系研制，清华大学科教仪器厂生产的学生实验系统。该系统由一块 线接口模块、 一个扩展实验台及软件集成实验环境组成。线接口模块直接通过 线电缆与 相连，模块与实验台之间由一条 50 芯扁平电缆连接。 （ 1） 50 芯总线信号插座及总线信号插孔 2 50 芯总线信号插座在实验台左上方，总线插座信号安排如上表。各总线信号采用“自锁紧”插孔在标有“总线”的区域引出，有数据线 址线 I/O 读写信号 储器读写信号 断请求 请 答 。 （ 2）时钟电路 如下图所示，输出 12种信号，供定时器 /计数器、 A/D 转换器、串行接口实验使用。 2. 硬件设计 基于 验系统总线与 时钟系统的连接 基于 验系统总线与时钟系统的连接入下图 3 图 统连接框图 (1)如图 示 ,频率为 1脉冲输入经过 8253 通道 0 的 变成频率为 100方波由 入 ,再将 出的脉冲由 送给 8253 的通道 1,最后由 出 1 个每秒产生一个长度为 1/100 秒长度的低电平的脉冲信号；再将这个信号经过反相输入到验系统的中断口 而实现每秒送出一个中断信号给 由 8255 芯片将时 间信息输送到 7 段数码管显示。 （ 2）主要信号线连接论述： 7： 验系统上的 7 是 8088 上的数据线，用来传送数据；而 8255、 8253是 I/O 芯片，它们的数据线是用于 芯片间传送数据的，因此可以把 8255、 8253 上的数据线直接与 验系统上的 7 相连。 8255、 8253 芯片 对于 说是 I/O 设备，要使 8255、 8253 芯片 上的 号有效，必须使 I/O 与 时有效，而 T 总线上的 ，所以只要把 8255、 8253 芯片 上的 别与 T 总线上的 接相连就可以了。当 行外设写操作时， 效；当 行外设读操作时， 效。 验系统上提供了 1 2时钟，因此，只需把 统板上的 1接连接到 8253 的 号 . 8255、 8253 芯片的控制 /与端口 选择，分时复用。用来区分当前读 /写的是控制端口还是其他端口 (8255 为 A、 B、 C 口地址 ;8253 则为选择 3 个通道中的一 个 )。将 接与 8255、 8253 芯片 相连，通过改变 值可以实现片内选。 8253芯片 8255芯片 4 8255 端口 A 的口 ,与 7 段数码管的 ag 直接相连 ,输送时间信息 . 8255 端口 C 的口 ,与 7 段数码管的 接相连 ,其中 段数码管的端口 ,系统通过 C 口输送信息到 通数码管工作 . 控输入信号 控制计数器工作（允许 /禁止计数，启动 /停止计数），可分成电平控制和上升沿控制两种类型。用于系统要求门控信 号总为高 ,因此直接与 5V 相连 于系统要求获得 1中断频率 ,能提供 1脉冲信号 ,而 8253 的初始字最大为 65563,不能满足要求 脉冲信号降频来满足 8253对输入频率的要求 253 通道 0降频后由 出到通道 1的 此直接将 接到 。 8253 通道 1 产生的 1脉冲信号通过中断 起系统中断程序实现时钟功能。 有高电平时就向 出个中断请求，而通道 1 产 生的脉冲信号为每秒由 出个长度为 的低电平 ;因此需要通过非门将信号转换成高电平。 编程计数 /定时器 8253 253主要特性 有 3 个独立的 16 位计数器 /定时器，即 3 个独立通道 每个计数器有 6 种工作方式 按二进制或十进制（ ）计数 计数脉冲可以是系统脉冲，也可以是外部事件 触发方式可以是软禁啊出发或硬件触发 253的内部结构和引脚 8253 为 24 脚，双列直插 式芯片 。其引脚排列与内部结构如图所示。和 8255A 一样，其内部有一个三态数据缓冲器，以保证未选中 时内部数据线和系统数据总线是 “脱开 ”的。三个计数器在使用时是独立的。每一个计数器对外有三个引脚： 计数脉冲输入， 门控信号 (允许禁止计数 )， 输出信号。每一个计数器占用一个 I O 端口地址，加上控制字口，一片 8253 共占用 4 个 I O 端口地址。和 8255A 一样， 8253 也设置了两个用于端口寻址的引脚 两个信号与片选信号、 写信号相配合，实现对 8253 内部端口的操作 。 5 钟输入信号 在计数过程中，此引脚上 每输入一个时钟信号（下降沿），计数器的计数值减 1 控输入信号 控制计数器工作（允许 /禁止计数，启动 /停止计数），可分成电平控制和上升沿控制两种类型 数器输出信号 当一次计数过程结束（计数值减为 0）， 脚上将产生一个输出信号 253的工作方式 8253 共有 6 种工作方式，下面分别说明每一种方式的要点。 式 0 计数到终点输出变为高电平 当将某计数器设置成方式 0 后，其输出 低电平，装入初值后，仍保持低电平。门控为高电平开 始计数。每来一个计数脉冲 数器的值减 1，当计数到达终点即计数器的值变为 0 时， 为高电平。在计数期间可用门控信号暂停计数 (即门控为低电平时，计数暂停 )。 输出端 低变高可以用来作为中断请求信号，也可作为查询信号，也可直接去控制某个操作，如让某个开关动作。 式 1 可编程单稳 所谓单稳，是指这样的电路，它有两种状态，但只能稳定在一种状态。在一定的外界作用下，它能从这一种状态进入到另一种状态，但经过一定时间后，又自动恢复到原来的状态。 这个时间参数一般是由 外加电阻、电容的值决定的。 8253 的方式 1 就是模拟单稳电路，其处于非稳定状态的时间可通过程序进行设置。 一旦 8253 的某计数器被设置成方式 1 后，其 高电平，装入初值后，仍保持高电平，等待门控上升沿到来。门控为电平高后的第一个 降沿时 0低电平，初值又被重新装 6 入一次，并开始计数，每来一个计数脉冲，计数器的值减 1。当减到 0 时 高电平。此后门控的上升沿可再次启动此过程。 门控上升沿的到来使得 始输出负脉冲 (这种现象叫触发 )，其宽度为 周期乘以预置值。如果在负脉冲期间，即计数 未到达终点， 来一个上升沿，则再次赋初值，重新开始计数。 式 2 分频脉冲发生器 (分频器 ) 方式 2 用来对输入脉冲 (即计数脉冲 分频 (N 为预置的初值 )，在输出信号周期中低电平的时间为一个 期。 设置此方式后， 高电平，装入初值后便自动开始计数，减到 1 时 低电平。经过一个 期， 复高电平，且计数器又自动装入初值，重新开始计数。如此循环下去。如图 6 23 所示是工作在方式 2 的示意图。在上述过程中 一直保持高电平。若 使输出为高电平。在 次变高电平时，计数器将重新装入预置的初值，并开始计数。 式 3 方波发生器 方式 3 类似于方式 2，输出是周期性的。不同的是方式 3 输出方波。如果预置的初值 N 为偶数，则输出周期中高电平和低电平的宽度相等；如果 N 为奇数，则输出周期中高电平比低电平多一个 期的时间，当 N 相当大时，也可认为是方波。当然，一般采用方式 3 时，置初值为偶数。 设置成方式 3 后， 高电平，装入初值后便自动开始计数。如初值为偶数，每个 计数器减 2，计到终 点改变电平。如初值为奇数，则输出为高电平时第一个 计数器减 1，随后每个 计数器减 2；输出为低电平时第一个 计数器减 3，随后每个 计数器减 2。每当计数到终点都会改变电平，初值又被重新装入，并开始计数。如此循环下去，如图 6 24 所示。和方式 2 一样， 低可暂停计数。 方式 4 软件触发选通 设置成方式 4 后， 高电平，写入计数值后自动开始计数 (所以称之为软件触发 )，计数到终点输出一个 期的低电平脉冲。 低可暂停计数，用 上升沿可 重新赋初值，并开始计数。 方式 5 硬件触发选通 设置成该方式后， 高电平，写入计数值后需等待 升沿的到来才开始计数 (所以称之为硬件触发 )。计数到终点也输出一个 期的低电平脉冲。计数过程中不受 平的影响。此后，用 上升沿可重新赋初值，并开始计数。 在本时钟系统设计中，分别使用了 8253 的方式 3 和方式 2 作为系统工作的方式。 编程并行 I/O 接口 8255A 编程并行输入输出接口 8255A 的结构 255A 是一种可编程并行输入输出接口。所谓并行，是指数据的各位同时传送。 8255A 只支持字节数据的并行传送。 8255A 为 40 引脚、双列直插封装。其引脚排列及内部结构示意图如图所示。 7 由图可看出，它由数据端口、组控制电路、数据总线缓冲器、读写控制逻辑等组成。 据端口 8255A 有 3 个 8 位数据端口：端口 A、端口 B 和端口 c，分别简称为 A 口、 B 口和 C 口。它们对外的引线分别是 一个端口都可由程序设定为输入或输出。 c 口可 分成两个 4 位的端口： c 高 4 位口 ( c 低 4 位口 ( A 组、 B 组控制电路 在 8255A 内部， 3 个端口分成两组来管理。 A 口及 c 高 4 位口为 A 组， B 口及 c 低 4 位 口为 B 组。两组分别设有控制电路，控制电路根据 “控制字 ”进行相应的控制。 据总线缓冲器 这是一个 8 位三态双向缓冲器，作为 8255A 与系统总线的接口。对于和系统数据总线直接相连的接口芯片来说，一般都应具有三态缓冲器，以保证在芯片未被选中时和系统总线处于 “脱开 ”状态。数据总线缓 冲器还有抑制噪音、增强驱动能力的功能。 写控制逻辑 该电路根据 、写等有关信号对 8255A 内部进行读、写控制，用于管理所有的数据、控制字和状态字的传送。对 8255A 进行控制的信号有： 划线） 片选信号，低电平有效。为低时， 8255A 被选中。 划线） 读信号，低电平有效。该信号为低且 划线）有效时， 8255A 送指定端口的数据或状态至 划线） 写信号，低电平有效。该信号为低且 划线）有效时，将数据总线上的数 据写到指定的数据端口或控制字寄存器。 复位信号，高电平有效。该信号用来清除所有的内部寄存器，并将 A 口、 B 口和 端口寻址信号。 8255A 含有 3 个数据端口和一个控制字端口，需要有两个输 入端来进行端口选择，这就是 一般情况下， 别接系统地址总线的最低两位 ( 但在 8086 系统中由于地址的最低位 作低 8 位的数据传送控制信号，不能再参与 8255A 内部端口的寻址，所以端口寻址引脚 般接系统地址总线的 确定了端口寻址引脚的接法， 8255片 8255A 要占用 4 个 I O 端口地址， A 口的地址可作为 8 其他端口地址的基准，因此 A 口的地址 被 称为基地址 (简称基址 )。和存储器芯片片选信号的产生相类似， 8255A 的片选信号由用于片内端口寻址以外的地址 (高位地址 )译码产生。 8255 式 0 方式 0 为基本的输入输出方式，传送数据时不需要联络信号。 A 口、 B 口和 c 口 (或 C 高 4位口及 c 低 4 位口 )均可独立设置成方式 0 输入口或方 式 0 输出口。 式 1 方式 l 为选通输入输出方式，即需要进行联络的输入输出。 A 组、 B 组的 8 位口 (A 口或 可被设置为方式 1 输人口或方式 1 输出口，而这时要用相应 C 口的 3 根线作联络线。 式 2 方式 2 为双向传送。该方式要使用 c 口的 5 根线作联络线。由于 c 口只有 8 根线，因 此只能有一组使用方式 2 确定为 A 组。当 A 组被设置成方式 2 时， A 口被设置成双向端口，即既可以输入数据，也可以输出数据， c 口的 5 根线被指定为联络线。 式 1、 2 用到的联络 信号 当将 8255A 设置为方式 1 或方式 2 时，要使用 c 口中的一些线传输联络信号。这些信 号可归结为五种 (方式 1 仅使用其中的三种 )： (1)划线） ( 选通，输入信号，由外设提供，低电平有效。该信号将外设提供的数据送人端口的输入缓冲器。 (2) 输入缓冲器满，输出信号，高电平有效。该信号有效表示来自外设的数据已经进入输入缓冲器，但 未取走，外设暂时不要送新的数据。 (3)划线） ( 输出缓冲器满，输出信号，低电平有效。为低时表示 把数据送到指定端口，该端口外围引线上的数据有效，外设可以利用了。 (4)划线） ( 来自外设的回答，输入信号。为低时表示输出的数据已被外设接收， 以输出下一个数据。 (5)中断请求，送往 入和输出都可以引起中断。对于输入，外设的数据进入输入缓冲器后 8255A 产生 求 走数据；对于输出，当外设利用完输出缓冲器 中的数据之后会发出一个回答信号 划线）， 8255A 在 划线）后沿的作用下产生 求 出下一个数据。 本时钟系统设计中选用 8255A 作为 8 位 口电路，端口方式 A 和 B 都工作于方式 0，端口 B 作为 8 个显示器共用的字型码输出线。端口 A 提供位选码，任何时候只有一位输出 0，即低电平，经反相，只有一个显示器阳极高电平，只有一个显示器能显示其代码。 段显示器 七段显示器是有七段 当地排列并封装在一起而构成的。在常用的七段显示器内，各个 按共阳极或共阴极连接。 他们分别用不同的驱动电路来驱动。 9 阳极 对于共阳极显示器，其段驱动电路的输出位低电平时，改段的 通并点亮，段驱动电路应能吸收额定的段导通电流。 阴极 在共阴极显示器情况下，其段驱动电路的输出为高电平时，该段的 通并点亮，段驱动电路能供给额定的段导通电流。 位数字静态显示及其接口 在多为数字静态显示系统中，每位数字显示器分别都应有各自的锁存、译码和驱动器。用它们分别缩唇每位待显数字的 ，经各自的译码器将 4 位 码变换为 7 位 段码，供段驱动电路去连续地驱动相应数字显示器的每个显示段。 位数字动态显示及其接口 由软件译码、硬件驱动： 选用 8255A 作为 8 位 口电路，端口方式 A 和 B 都工作于方式0，端口 B 作为 8 个显示器共用的字型码输出线。端口 A 提供位选码，任何时候只有一位输出 0，即低电平，经反相，只有一个显示器阳极高电平，只有一个显示器能显示其代码。 由硬件译码、驱动：各数字显示器公用一个公共的锁存、译码和驱动器。在锁存器仲，待显数字的 码经译码驱动器，驱动各个数字显示器并联着的每个显示段。能被驱动点亮的数字显 示器，能分显示出相应的 码，取决于其相应的公共极被选通 本时钟系统设计选用多位数字动态显示的软件译码、硬件驱动方式。 硬件测试 硬件测试主要有两种：静态测试和动态测试。 静态测试：查看硬件的连接是否正确 动态测试：测试系统的时钟显示功能 10 第三部分 软件设计 在软件设计中我们要实现 7 段数码管的显示时间信息， 接口之间可按查询方式或中断方式进行数据传送，本设计采用中断方式。 时钟系统 之间用 中断 方式 来交互 实现时钟的计时功能 时间信息送到寄存器 ,将寄存器作为显示子程序的程序入口 ,通过压栈保护寄存器内容 ,循环调用子程序输出时间信息到 7 段数码管 监视键盘输入 ,选择相应的功能 . 8253、 8255、 8259 的初始化 8253的初始化 时钟系统最基本的要求就是时间变化的正确时钟系统的 ,要能准确的反映时间的变化 ,系统要及时的处理计时到达的信号 8253 有 6 种工作方式 ,通过比较 8253 芯片的方式 2 输出的信号经过非门后能满足中断方式的要求。时钟的正确性，对于方 式确定好后， 8253 的初始化字的选择是至关重要。由于 统只能提供 1脉冲 , 系统要求中断频率为每秒 1 次 ,即是要求初始化字为 1000000,远大于 8253 初始字的范围 (065553)。因此我们将使用 8253 的通道 0（工作于方式 3）与通道1（工作于方式 2）。 置 8253 方式选择控制字 对于通道 0，采用的是方式 3：方波频率发生器。选择通道 0， 0；采用 16位读写，11；选择工作方式 3， 11；初始字采用 2 进制， 。 即 0011011036H 初始化代码： L,36H X,283H X,于通道 1，采用的是方式 2：频率发生器。选择通道 0， 1；采用 16 位读写， 11；选择工作方式 2， 10；初始字采用 2进制， 。 即 01110100 74H 初始化代码： L,74 H X,283H X,11 置初始化字 基于本时钟系统与实验环境的客观要求，我们需要将 1 因此我们对通道 0的初始字置为 10000 2710H， 代码为 : X,2710H X,280H X,L,X,道 1的初始字置为 100 64H,代码为： X,64H X,281H X,L,X, 8255的初始化 由于本时钟系统是通过 7段数码管显示时间信息 ,不需要 8255芯片控制 ,只需要有信号到 ,就直接输送到数码管 ,所 以可以用 8255 芯片的方式 0 直接输送信号到 7 段数码管 255 的初始化相对比较简单。 255的方式字 本系统使用 8255 工作在方式 0 只完成简单的并行输入输出。故 8255 的初始化为最高 3位是 100， A、 位口负责输出，故 0，其他位置任意。我们设置为 80H 代码为： L,80H X,288H X, 8259的初始化 置 8259的方式字 在本系统中，由于 验环境集成了 8259 芯片并已初始化。 验板上，固定的接到了 3 号中断 ，即进行中断实验时，所用中断类型号为 0 12 只需要在程序中设置中断矢量 , 代码为 : X,S,X,X,2501H L,21H L,01H,钟程序设计 本系统在 8253 芯片保证计时准确的前提下，通过 8253 芯片发送的信号进入中断处理程序，实现时钟的准确性 。 在程序运行过程中，可以从键盘接收指令，从而实现功能的多样化。系统的主程序流程图，见 图 13 中断处理程序采用比较的方式实现时钟计时功能与时钟的数制（逢 60 进 1 归 0 或逢 24归 0），中断程序流程图见 图 始 设置中断 调用 程序 显示 示 环显示环显示回初始界面 N Y Y N N 图 主程序流程图 14 关闭中断 ,0B 2-0B 0$ 0q ,$ 00q ,$ 0,0,$ ,?,0,?) ;判断是否已初始化 . ;判断是否已设置过时间 0 0 0 ;返回程序界面控制字 返回 = ; 代码段 ;= S:S: 16 X,设置中断 S,X,S,X,X,250中断矢量为 01H L,21H L,0开中断 1H,X,S, ;检查程序是否已初始化，是则跳过 初始化程序 ;设置为已初始化 L,显示 程序 ,入口为 E L,E L,0;送入 0 全黑 E ; 则跳转显示 E ;,不跳转 L,显示 E ;跳转至显示 E 17 H,4程序结束 ,返回 1H ;= ;子程序 ,初始界面 ;= X,初始个比较友好的界面 H,09H 1H H,07H ;无回显输入 ,功能选择 1H L,1 L,2 L,1 ;设置时间 X,H,09H 1H 3H ;限制输入范围 H,q L ;得到输入的小时 X,H,09H 1H 9H H,q L ;得到输入的分钟 = ;子程序 ;功能为输出 7 段 示 入口 ;= 18 X,0设置时延 L,0 ;灭灯 X,X,X X L,；以下显示个位数 L,0 ;屏蔽高 4 位 ,要显示的数的个位数 H,0 I, ;置 码表偏移地址为 I, ;求出对 应的 码 L,X,自 8255A 的口输出 X,L,1 ;使相应的数码管亮 X,X,X,3000 L,0 ；以下显示十位数 X,X,X L,;要显示的数 L,4 ;要显示的数的十位数 H,0 I,置 码表偏移地址为 I,求出对应的 码 L,X,自 8255A 的口输出 X,L,2 ;使相应的数码管亮 X,X,X,0有键按下则置位 H,06 ;无则循环显示 1H 1 L X 19 = ;中断处理程序 ;功能为每中断 10 次 1 ;= ;中断处理程序 X X X X I I ;关中断 X,S,L,20H 0H,L,L L 0H L,L L 0H L,L L 4H ;开中断 I I X X 20 X X = ;子程序 ,功能为获取输入的数字并转化，出口为 = X,0 号功能 ,获取输入字符串 ,首位 = H,01H I,L, L,02H ;限制输入字数 H, H,q ;检查是否 q 退出 H,0 ;检查输入数字范围 是否 0L H,9 L, L,0 L,9 L,0屏蔽高 4 位 H,04H ;移 4 位 L,入的数 L,0H L,23 9 ;输入错误处理 ,警告并提示重新输入 X,H,09H 1H = 21 ;子程序 ,初始化 ,设置外部硬件工作方式 ,并判断是否需初始化时间 ;= ;检查是否已设置过时间；否则获取系统时间显示 K H,2功能 ,获取系统时间 1H ;H,L,H L,程序 ,入出口皆为 L L,L L,L L,36H ;设置通道 0 工作方式为 3. X,00110111H 通道 0， 16 位读写 ,方式 3, X,X,2710H ;计数初值为 10000, X,X,L,X,L,74H ;设置通道 1 工作方式为 2 X,01110100H 通道 1， 16 位读写 ,方式 2,2 进制 X,X,64H ;初始值为 100 X,X,L, X,X,将 8255 设为 A 口输出 L,80H ;1000000 方式控制字 A、 B 组方式 0,A、 B、 C 口都是输出 X,= ;子程序 ,将 16 进制转换成 10 进制 ,入出口都为 X 受影响 ;= X H,0 22 L,10D ;十进制 10 L L,04H L,X 四部分 系统测试与性能分析 系统测试包括硬件和软件两方面的测试，主要是对正确性和性能指标的测试。测试原则：先硬件后软件，先测 试其正确性，后测试其性能指标。 1）硬件测试 电源连接正确性测试 测试 8253 的各个时钟是否正确（用示波器测 观察波形） 测试 8259 能否正常发送中断（将 到 的单脉冲 ,通过手动送个高电平到 试其是否正常工作） 测试 7 段数码管是否正常工作 (通电是否点亮 ) 2）软件测试 运行自检程序，检测硬件链接。自检程序设计为自发自收程序，分别检测 8253 芯片和试验系统的硬件连接、 8255 与 7 段数码管是否正确连通。 测试 8253 工作情况的程序如下： ;* ;* 8253 分频 * ;* 80H 81H 83H X, ;向 8253写控制字 L,36H ;使 0通道为工作方式 3 X,X,10000 ;写入循环计数初值 1000 X,X, ;先写入低字节 L,23 X, ;后写入高字节 X,L,76H ;设 8253通道 1工作方式 2 X,X,100 ;写入循环计数初值 1000 X,X, ;先写低字节 L,X, ;后写高字节 H,4 ;程序退出 1H 首先，调试好示波器，使其检查频率为 1度为 5V。运行汇编语言检查程序是否有误，如果程序没有错误，用示波器检查 输出是否为每秒送出一个周期为1/100 秒的低电平。 如果仍未解决，可以单步执行或断点执行，判断出错语