VHDL语言设计竞赛抢答器设计方案

1 随着电子技术的发展，现在的抢答器功能越来越强，可靠性和准确性也越来越高。以前的抢答器大部分都是基于传统数字电路组成的。制作过程复杂，而且准确性与可靠性不高，成品面积大，安装、维护困难。由于近年来电子技术发展迅速，逐渐出现用现场可编程门阵列 (简称 作抢答器，使得电子系统的设计者利用 子设计自动化 )软件，就可以独立设计自己的专用集成电路 (件。制作过程简单，而且安装、维护简单。 题的现实意义 抢答器控制系统是学校、 政府机关、金融单位、广播电视 系统或党委、工会、团委、企事业单位 等部门举办 竞赛问答、各种知识测试、娱乐活动中 经常使用的重要基础设备之一，它 是一个能准确、公正、直观地判断出抢答者的机器 1。通过一些方式如数码管显示抢答成功者的信息，或者通过声音来判别成功抢答的选手。随着现代科学技术的迅猛发展和经济全球化的加强 ， 电子抢答器成为了不可逆转的发展趋势。 因此，研究智能电子抢答器及扩大其应用，有着非常现实的意义。 2 2 语言、软件介绍 介 即现场可编程门阵列，它是在 是作为 专用集成电路 （ 域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点 2。 目前以硬件描述语言（ 完成的电路设计，可以经过简 单的综合与布局，快速的烧录至 进行测试，是现代 计验证的 技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如 者更复杂一些的组合功能比如解码器或数学方程式。在大多数的 些可编辑的元件里也包含记忆元件例如触发器（ 者其他更加完整的记忆块 。 图 1 现场可编程门阵列 要由与阵列、或阵列、输入缓冲电路、输出宏单元等组成，是 建立在创新的发明构思和先进的 算器、乘法器、数字滤波器、二 维卷积器等具有复杂算法的逻辑单元和信号处理单元的逻辑设计都可选用 采用次重新加电， 出优点是可反复编程，系统上电时，给 可令其完成不同的硬件功能。这种配置的改变甚至可以在系统的运行中进行，实现系统功能的动态重构。传统的数字逻辑设计使用 用这些标准的逻辑器件已经被证实是最便宜的手段，但是要求做一些布线和复杂的电路 3 集成板 (焊接调试 )等工作，如果出现错误 ，改动起来特别麻烦。因此，采用传统电子设计方案人员的很大一部分工作主要集中在设备器件之间物理连接、调试以及故障解决方面。正是因为 路的生成基本上是由计算机来完成，将使用户能较快地完成更复杂的数字电路设计， 由于没有器件之间的物理连接，因此调试及故障排除更迅速、有效 3。 统 在现今的数字系统设计中，以 “ 嵌入式微控制器 +为核心的体系结构因其强大的处理能力和灵活的工作方式而被广泛采用。嵌入式微控制器的优势在于将微处理器内 核与丰富多样的外围接口设备紧密结合，在提供强大的运算、控制功能的同时，降低了系统成本和功耗，因而适合作为数字系统的控制核心； 富的逻辑资源以及用户可灵活配置的逻辑功能，适用于逻辑接口功能多种多样、灵活可变的场合。将二者结合形成优势互补，如有需要，再配以适当的专用芯片（例如音视频编解码器、数字调制解调器等）。这种体系结构适用于大多数复杂数字系统的设计。如系统中包含可编程器件，就必须考虑其功能配置的问题。然而，传统的 如调试阶段的专用下载电费方式、成品阶段的专用存储器 方式）在成本、效率、灵活性等方面都存在着明显的不足。针对这样的实际问题，基于嵌入式微控制器与 虑到大量数字系统要求接入 鉴软件无线电 “ 一机多能 ” 的思想，提出了一种基于嵌入式系统和 方案的提出，旨在基于系统现有的、通用的软硬件资源，尽可能地提高 践证明，该方案可行、实用，达到了设计目的。 作原理 用了逻辑单元阵列 样一个概念，内部包括可配置逻辑模块 输出输入模块 内部连线（ 个部分。 基本特点主要有： 1）采用 计 路，用户不需要投片生产，就能得到合用的芯片。 2） 做其它全定制或半定制 路的中试样片。 3） 部有丰富的触发器和 I O 引脚。 4 4） 路中设计周期最短、开发费用最低、风险最小的器件之一。 5) 用高速 艺，功耗低，可以与 平兼容。 可以说， 片 是小批量系统提高系统集成度、可靠性的最佳选择之一 。 由存放在片内 的程序来设置其工作状态的，因此，工作时需要对片内的 行编程。用户可以根据不同的配置模式，采用不同的编程方式。 加电时， 片将 数据读入片内编程 ，配置完成后， 电后， 复成白片，内部逻辑关系消失，因此， 够反复使用 。 编程无须专用的 程器，只须用通 用的 需要修改 能时，只需换一片 可。这样，同一片同的编程数据，可以产生不同的电路功能。因此， 使用非常灵活。 置模式 多种配置模式：并行主模式为一片 一片 方式；主从模式可以支持一片 程多片 行模式可以采用串行 程 设模式可以将 为微处理器的外设，由微处理器对其编程。 如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低 行设计的复杂性等问题，一直是采用 系统设计工程师需要考虑的关键问题 4。如今，随着 更高密度、更大容量、更低功耗和集成更多 统设计工程师在从这些优异性能获益的同时，不得不面对由于所未有的性能和能力水平而带来的新的设计挑战。 统设计流程 一般说来，一个比较大的完整的项目应该采用层次化的描述方法：分为几个较大的模块，定义好各功能模块之间的接口，然后各个模块再细分去具体实现，这就是 顶向下）的设计方法。目前这种高层次的设计方法 已被广泛采用。高层次设计只是定义系统的行为特征，可以不涉及实现工艺，因此还可以在厂家综合库的支持下，利用综合优化工具将高层次描述转换成针对某种工艺优化的网络表，使工艺转化变得轻而易举。 流程说明： 1)顶向下”的设计方法进行系统划分。 5 2)是设计中最为普遍的输入方式。此外，还可以采用图形输入方式（框图、状态图等），这种输入方式具有直观、容易理解的优点。 3) 4)功能仿真，主要是检验系统功能设计的正确性。这一步骤适用于大型设计，因为对于大型设计来说，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间。一般情况下，这一仿真步骤可略去。 5)成门级描述的网络表文件，这是将高层次描述转化为硬件电路的关键步骤。综合优化是针对 以综合的过程要在相应的厂家综合库的支持下才能完成。 6)真过程不涉及具体器件的硬件特性，是较为粗略的。一般的设 计，也可略去这一步骤。 图 2 7)括底层器件配置、逻辑分割、逻辑优化和布局布线。 系统划分 编译器 代码级功能仿真 综合器 适配前时序仿真 适配器 现 适配后仿真模型 适配后时序仿真 适配报告 现 码或图形方式输入 仿真综合库 器件编程文件 6 8)生多项设计结果：（ a）适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；（ b）适配后的仿真模型；（ c）器件编程文件。根据适配后的仿真模型，可以进行适配后时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确的 预期未来芯片的实际性能。如果仿真结果达不到设计要求，就修改 至满足设计要求。 最后将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片 言 言简介 生于 1982 年。 1987年底， 布了 标准版本， 称 87 版 )之后，各 司相继推出了自己的 宣布自己的设计工具可以和 口。此后电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。 1993年， 行了修订，从更高的抽象层次和系统描述能力上扩展 布了新版本的 076，（简称 93版）。现在， 为 工业标准硬件描述语言，又得到众多 司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中， 言是一种用于电路设计的高级语言。它在 80 年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 5。 英文全写是： 此它的应用主要是应用在数字电路的设计中。目前，它在中国的应用多数是用在然在一些实力较为雄厚的单位，它也被用来设计 为，功能和接口。除了含有许多具有硬件特征的语句外， 语言形式和描述风格与句法是十分类似于一般的计算机高级语言。 称设计实体（可以是一个元件， 一个 7 电路模块或一个系统）分成外部（或称可视部分 ,及端口 )和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 统设计的基本点 6。 统设计的特点 与其他硬件描述语言相比， 功能强大、设计灵活。 以用简洁明确的源代码来描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电路 级描述。 步电路和随机电路的设计，这是其他硬件描述语言虽不能比拟的。 支持各种设计方法，既支持自底向上的设计，又支持自顶向下的设计；既支持模块化设计，又支持层次化设计。 支持广泛、易于修改。由于 前大多数 为 进一步推广和广泛应用奠定了基础。在硬件电路设计过程中，主要的设计文件是用 为 以易于修改设计。 强大的系统硬件描述能力。 计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外， 可以准确地建立硬件电路模型。 硬件描述带来较大的自由度，使设计人员能够方便地创建高层次的系统模型。 独立于器件的设计、与工艺无关。设计人员用 行设计时，不需要首先考虑选择完成设计的器件，就可以集中精力进行设计的优化。当设计描述完成后，可以用多种不同的器件结构来实现其功能。 很强的移植 能力。 一个设计描述可以被不同的工具所支持，使得设计描述的移植成为可能。 易于共享和复用。 用基于库（ 设计方法，可以建立各种可再次利用的模块。这些模块可以预先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减少硬件电路设计。 统优势 8 (1）与其他的硬件描述语言相比， 而决定了他成为系统设计领域最佳的硬件描述语言。 强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 (2） 得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 （ 3） 句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。 （ 4）对于用 成的一个确定的设计，可以利用 自动的把 述设计转变成门 级网表。 （ 5） 计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计 8。 电子设计自动化 )是 90年代发展起来的从事电子线路设计与分析的一门技术。 9。设计者在 相关软件完成设计工作，然后由计算机自动完成逻辑编译、化简、优化、布局、布线和仿真，直到对目标芯片的适配编译、逻辑映射以及编程下载等工作。 传统设计方法的缺 点是： 1)复杂电路的设计、调试十分困难。 2)如果某一过程存在错误，查找和修改十分不便。 3)设计过程中产生大量文档，不易管理。 4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。 5)只有在设计出样机或生产出芯片后才能进行实测。 1)采用硬件描述语言作为设计输入。 2)库 (引入。 3)设计文档的管理。 4)强大的系统建模、电路仿真功能。 5)适用于高效率大规模系统设计的自顶向下设计方案。 9 6)全方位地利用计算机自动 设计、仿真和测试技术。 7)对设计者的硬件知识和硬件经验要求低。 8)高速性能好。 9)纯硬件系统的高可靠性。 图 I I 简介 I 是 司的综合性 发软件，支持原理图、 及 多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整 计流程。 I 可以在 及 使用，除了可以使用 本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点 10。 I 支持 ，包含了 功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第 10 三方 具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方 具。 此外， I 通过和 具与 结合，可以方便地实现各种 用系统；支持 片上可编程系统（ 发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 I 作为 上一代 计软件，由于其出色的易用性而得到了广泛的应用。目前 经停止了对 I 的更新支持， I 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。 I 中包含了许多诸如 I、 设计辅助工具，集成了 计流程，并且继承了 I 友好的图形界面及简便的使用方法 11。 I 作为一种可编程逻辑的设计环境 , 由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。 I 可编程逻辑软件属于第四代 发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于 协作设计。台与 应商的开发工具相兼容。改进了软件的 块设计功能，增添 了 译选项，推进了网络编辑性能，而且提升了调试能力。支持 乘积项器件 。 I 主要特点 1)I 支持其他公司所提供的 具接口。 2) 3)中包括 74 系列的全部器件和多 种特殊的逻辑功能器件。 4)括 11 3 设计思路与系统结构 作为现代集成电路设计的重点与热点， 粗到细、逐步求精的方法。设计最顶层是指系统的整体要求，最下层是指具体的逻辑电路实现12。自顶向下是将数字系统的整体逐步分解为各个子系统和模块，若子系统规模较大则进一步分解为更小的子系统和模块，层层分解，直至整个系统中各子模块关系合理、便于设计实现为止。本文运用 计了一款基于 题研究的内容 1)、设计一个可容纳 4组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 2)、抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 3)、设置一个主持人 “ 复位 ” 按钮。 4)、主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出 2 5)、设置一个计分电路，每组开始预置 100分，由主持人记分，答对一次加 10分，答错一次减 10分。 计 思路 本系统设计一个智力竞赛抢答器要求具有四路抢答输入，能够识别最先抢答的信号，显示该台号；对回答问题所用的时间进行计时、显示、超时报警同时具有复位功能和倒计时启动功能。在设计过程中先将系统模块化，然后逐步实现，系统设计原理图如图 4。 图 4 抢答器系统原理图 12 子抢答器的设计 能模块划分 根据对抢答器的功能要求 ，把要设计的系统划分为六个功能模块：抢答信号判别模块，锁存模块，转换模块，扫描模块，定时与报警模块，译码与显示模块。 能分析 判断模块：该模块用以判断各选手抢 答的先后，记录最先抢答的选手号码并不再接受其它输入信号。 锁存模块：该模块用以锁存最先抢答的选手号码，以便输出显示。 转换模块：该模块用来将抢答选手的信息转换为二进制数，以便译码显示。 扫描模块：该模块主要用来扫描显示数据，扫描频率可以调整，便于动态显示。该模块主要完成两个任务：扫描信号的建立和数码管的选择 13。 定时与报警模块：该模块用来对选手进行答题限时，答题时间到后输出报警信号。 译码与显示模块：对数据进行译码送出数码管显示。该模块主要任务是完成二进制数到 段码的 转换。二进制数主要记录最先抢答的选手 号码和时间信号，显示结果由3个数码管经过扫描信号依次点亮 14,15。 块的设计 根据上述分析设计了各功能模块问的结构关系，如图 5。各个模块存 境下用 层文件采用原理图输入。 各个选手 1， 2， 3， 4抢答操作后，将四路信号相与，并送出高电平 Q 给锁存器，锁存当时的按键状态，由于抢答信号是低电平有效，故相与后的结果可以识别最先抢答选手，由于没有时钟同步，所以锁存的延时时间只是硬件延时时间，从而实现锁存错误的概率接近零。 任一选手按下按键后锁存，锁存的同时送出 时， ；当 时，将 时将 现答题倒计时，在计满 100计中1000到 99表示，显示分为高位 h，底位 l，另外还有限时报警 计时先将低位从 9开始逐一自减，当到 0时高位自减 1，也就是低位每减少 1O，高位就减少 1。当高位从 9减少到 0时，报警就输出 高电平。 流送出需要显示的数据。当 00时，将 3 时将 01111111赋值给 01时，将 时将1011 11时，将 时将 11011111 赋值给 图 5 抢答器的顶层原理图 抢答结果转换为二进制数。抢答结果低电平有效，当抢答结果 输出 001；当抢答结果 011时，输出 010；当抢答结果 出 011；当抢答结果 出 100。 生片选信号。此模块相当一个计数器，在时钟下自加。 于将数据转换成段码，以便数码管能正确显示。 14 5 电子抢答器的仿真 采用 发 T 具 各个模块的 程序及顶层电路进行编译、逻辑综合，并对各个模块以及顶层电路都进行了波形仿真。南于文 章篇幅原因，本文给出顶层电路的仿真波形。图 3 是顶层电路模块整体的仿真波形， 系统时钟，2 为动态扫描时钟， h 为主持人控制开始键，高电平有效； 1、 2、 3、 4 表示抢答选手号，低电平有效； 100S 超时报警； 3. . 100 S 计时显示， .十位， .个位； q7.答选手的段码。首先由主持人将开始按钮 手 1， 2， 3， 4开始抢答，网中是 1号选手最先按下， q7.示段码结果为 06(台号显示为 1)，此时定时器开始 T 作做减计数， . 3.次减小 (为截取整张仿真图。 .位看不清楚 )，当 . .到 0时说明 100S 的时间已到， 警器报警，选手停止答题。结束后主持人可以复位后将开始按钮 真结束后，进行管脚锁定，在 添加输人输 m 端可用的引脚编号，并编译通过，最后通过 程电缆下载文件，将所设计的内容下载到 列 4器件进行测试。经实际电路测试验证，达到了设计的要求。 仿真图及其功能说明： 块： 图 6 此模块为扫描模块，此时 当于一个计数器，当 000 时，输出 01 时，输出 010 到 110 时，输出 1111， 111 时，输出 块： 15 图 7 此模块用二进制显示抢答的结果，抢答结果是低电平有效。由仿真图可见，当 示 0001， 答成功时，显示 0010， 答成功时显示 0011， 100.，无人抢答时显示 1111。 块： 图 8 块仿真波形 此模块相当于一个计数器，在每个时钟上升沿到来时，输出就自加 1。 块： 图 9 块仿真波形 此模块实现倒计时功能，初始时为 0000，当上升沿到来时低位从 1001 开始自减1，减到 0000 时高位开始从 1001 自减 1，知道最后低位、高位都为 0。 块： 图 10 16 此为锁存模块，主持人按下复位键时，清零。当 值给 值给 值给 块： 图 11 块仿真波形 主持人按下复位键，清零，当有人抢答，即 下降沿时，输出高电平。 块： 图 12 块仿真波形 此为译码模块，将二进制转化成代码段， d 为 0000 时，输出 0111111； d 为 0001时，输出 0000110； d 为 0010 时，输出 1011011； d 为 0011 时，输出 1001111； d 为0100 时，输出 1100110； d 为 0101 时，输出 1101101； d 为 0110 时，输出 1111101； 111 时，输出 0100111； d 为 1000 时，输出 1111111； d 为 1001 时，输出 1101111；其他时候为 0000000。 整个电路的仿真图： 17 图 13 顶层电路仿真波形 主持人按下复位键，当有人抢答时，锁存其组号，并开始倒计时。扫描模块将这些信息转换成段码段后扫描输出。 18 结 论 本文介绍了基于 智能电子抢答器的设计，本设计使用 言，对智能抢答器的每一个模块进行分析，设计，编译，并在 件的支持下，对其进行仿真。通过反复的编译、仿真、检查、修改，证明本次设计的抢答器各项功 能复合预定标准。但其中仍存在一些不足之处，请多