锁相环有源滤波器设计及其对参考杂散的影响

-精选财经经济类资料- -最新财经经济资料-感谢阅读- 1 锁相环有源滤波器设计及其对参考 杂散的影响 摘 要： 为了满足现代通信中对 高频率高质量本振源的需求，采用时间 常数与有源环路滤波器各元件值的关系， 设计不同阶环路滤波器，并对所设计环 路滤波器构成的锁相环做了 ADS 仿真 实验；研究了不同阶有源滤波器构成的 锁相环对参考杂散的抑制效果；发现 50 kHz 环路带宽一、二阶有源滤波器构成 的锁相环对特定频偏点参考杂散抑制分 别为 34.09 dB 与 45.64 dB，100 kHz 环 路带宽三、四阶有源滤波器构成的锁相 环对特定频偏点参考杂散抑制分别为 51.77 dB 与 58.37 dB；结果表明高阶锁 相环能在更宽环路带宽下对参考杂散有 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 2 更好的抑制效果。 中国论文网 /8/view-12762675.htm 关键词： 有源环路滤波器； 高 阶锁相环； 参考杂散； ADS 仿真 中图分类号： TN91?34 文献标 识码： A 文章编号： 1004?373X（ 2014）09?0073?04 0 引 言 锁相环技术是产生频率源最常用 的一种频率合成技术。它利用低频信号， 生成高频信号，在空间通信、雷达测量、 遥测遥控、无线电定位、卫星导航和数 字通信等先进的电子系统中应用广泛。 杂散是锁相环输出信号的重要设计指标， 杂散抑制的好坏直接决定相关工程项目 性能的优劣。本文设计研究了不同阶锁 相环对参考杂散的影响，得出一般性结 论。 1 锁相环原理 锁相环是以消除频率误差为目的 的反馈控制电路，其基本原理为：锁相 环对高稳定度的参考振荡器锁定，环内 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 3 串接可编程控制的分频器，通过程序改 变分频器的分频比N， 得到 N倍参考 频率的稳定输出信号，基本结构如图 1 所示。 图 1 锁相环基本结构 锁相环利用相位误差消除频率误 差，当电路达到平衡状态时，虽然有剩 余相位误差存在，但是频率误差可以降 低到零，实现无频率误差的频率跟踪和 相位跟踪，根据系统设计的不同，可以 跟踪瞬时相位，也可以跟踪平均相位。 锁相环能较好过滤噪声，具有锁定时无 频差、窄带跟踪特性与调制跟踪特性好、 易于集成化等优点，在频率合成中拥有 无法替代的重要地位。 2 常用环路滤波器设计 本文锁相环设计基于鉴相芯片 PE3236，其两路输出分别为正脉冲与负 脉冲，应采用有源环路滤波器。环路滤 波器设计是锁相环设计中影响整体性能 的关键环节，其阶数、环路带宽与相位 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 4 裕度是重要参数。为使系统稳定，一般 要求环路相位裕度达到 45以上。常用 有源环路滤波器的结构上下对称，故下 文所述滤波器元件值均有下述关系： R1，=R2，R3=R4，R5=R6，C1=C2 ， C3=C4，C5=C6 压控振荡器（VCO）在锁相环中 起了一个积分作用，故锁相环阶数等于 滤波器阶数加 1。 2.1 一阶有源环路滤波器设计 一阶有源环路滤波器是一个比例 积分电路，如图 2 所示，计算其传递函 数为： F（s ）=-1+s2s1 （1） 式中：为时间常数： 1=R1C1，2=R3C1。 固有频率n与阻尼系数是此 滤波器构成的二阶锁相环中最常用的一 组参数，其与锁相环传递函数系数和时 间常数关系为： n=KdKoN1， -精选财经经济类资料- -最新财经经济资料-感谢阅读- 5 =22KdKoN2=2n2 式中：Kd 是鉴相器增益； Ko 是压控振荡器增益；N 是分频系数。 图 2 一阶有源环路滤波器 n与环路带宽成比例关系，常 被用作二阶环路带宽的粗略衡量；的 典型值在 0.52 之间，而 0.707 是最常 用的值1。根据环路带宽与阻尼系数， 可计算得滤波器中各元件值。 一阶有源环路滤波器与 VCO 相 位差最大均为 90，系统不可能达到理 想情况时的最大相位差 180，故二阶锁 相环为无条件稳定系统。 2.2 二阶有源环路滤波器设计 图 3 所示为一种常用二阶有源环 路滤波器。在一阶有源环路滤波器前增 加一组 RC 低通滤波器，可以减少不适 合作为运算放大器输入的高频信号，有 利于防止混入噪声，增加对杂散的抑制。 电路中增加一个电容，给系统带来了- 90的相移，设计时应考虑其构成的三 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 6 阶锁相环系统稳定性。计算得二阶有源 环路滤波器传递函数为：F（s）=- R5C3s+1R1R3s2C3C1+（R1+R3）C3s=- s2+1s3（s1+1） （2） 式中： 1=R1R3R1+R3C1，2=R5C3，3=（R 1+R3）C3 。 图 3 二阶有源环路滤波器 输入的噪声电流经过前置电阻， 会产生噪声电压，经过运放放大后会恶 化系统噪声。设计滤波器时，尽量使 R1，R3小，一般假定R1，R3的值在 几百欧以内。 将式（2）代入锁相环可计算开 环增益为： G（s）=KdKoNsF（s）=- KdKoNs?s2+1s3（s1+1） （3） 由式（3）可得出开环增益的相 位裕度，令其为（s ） 。 开环增益幅值在环路带宽c处 满足G（s）s=jc=1 ，相位裕度在环路 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 7 带宽c处导数为 0，即（s） s=jc=0，且 （s）在s=jc处应是 45以上的设定值。联立对应关系式， 可以计算出滤波器中各时间常数与各元 件值。 2.3 三阶与四阶环路滤波器设计 图 4 为常用的三阶与四阶有源环 路滤波器，每增加一个电容相当于增加 了系统传递函数的一个极点，使其具有 更陡峭的截止特性，然而设计却更加复 杂困难，尤其是系统稳定性。四阶有源 滤波器，是在三阶有源滤波器后串联一 组 RC 低通滤波器，能有效减小系统纹 波，降低前级运放输出的系统杂散。三 阶与四阶有源环路滤波器的设计原理相 同，仅传递函数有所简化。 计 算四阶有源环路滤波器传递函数： F（s ）=-1+sR5（C3+C5） sR3C3（1+sR5C5） （1+sR1C1） （1+sR7C7） =-1+s2sA0（1+s1 ） （1+s3 ） （1+s4） （4） 滤波器相位冗余：?=tan- -精选财经经济类资料- -最新财经经济资料-感谢阅读- 8 1c1（1+31+41）-tan-1（c1）- tan-1（c131 ）-tan-1 （ c13141） （5） 图 4 三阶与四阶环路滤波器 开环系统的相位裕度： （s ） =180+tan-1（c2 ）-tan- 1（c1）-tan-1（c31 ） -tan- 1（c41） （6） 式中： A0=R3C3；1=R1C1，2=R5（C3+C5） ， 3=R5C5，4=R7C7；c为环路带 宽；31=31，41=41。是优化 因子2，一般取 31=2.5，31=0.4， =1。 联立上面相关等式并结合相位条 件，可以分别计算出时间常数。 将式（4）代入锁相环系统得开 环增益为： G（s）=KdKoNsF（s）=- KdKoNs?1+s2sA0（1+s1 ） （1+s3） （1+s4 ） （7） -精选财经经济类资料- -最新财经经济资料-感谢阅读- 9 使G（s）s=jc=1可得： A0=kdkoN2c?1+2c22（1+2c21） （1+2c23） （1+2c24） 设计三阶环路滤波器时，上述各 式中4=41=0 。 根据计算所得时间常数 1，3，4 与A0 ，结合时间常数与环 路滤波器中各阻容值的关系，可计算出 电路中各元件具体值。 压控振荡器存在输入电容，为了 减少输入电容对环路滤波器性能的影响， C7的值应该至少是 VCO 输入电容值 的 4 倍，同时 VCO 输入电容也影响着 C5的取值。通常情况下，若三阶有源 滤波器相位裕度足够大，可在其后串联 RC 低通滤波器构成四阶形式，调节 R、C的取值，在系统稳定条件下以 牺牲相位裕度来换取滤波器阶数的增加， 提高滤波效果。 3 ADS 杂散仿真 寄生杂散是锁相环性能的一个重 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 10 要指标。采用 PFD 作鉴相器，理论状 态下，系统锁定输出为 0 状态。然而， 实际工作情况下，PFD 会输出矫正脉冲， 矫正脉冲周期性变化，正负脉冲交替出 现。环路滤波器只能对矫正脉冲作有限 抑制而非完全消除，故 VCO 的控制电 压必然出现纹波，这些控制电压纹波调 制 VCO 后会在载频两边出现寄生边带， 形成参考杂散，这种杂散出现在距离锁 相环输出中心频率频偏整数倍的鉴相频 率处。 为了抑制参考杂散，通常选择环 路带宽远远小于鉴相频率。然而，一阶 环路滤波器在高频处增益为固定值，没 有继续向下滚降，低的参考频率并没有 带来预期中的效果3。滤波器每增加一 阶，在高频处滚降斜率均叠加-20 dB/dec。二阶、三阶、四阶低通滤波器 在高频处滚降斜率分别为-20 dB/dec，- 40 dB/dec， -60 dB/dec，能更好的抑制 带外杂散。 依据上述滤波器设计方法，结合 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 11 相关工具，设计下列 4 个滤波器，依次 命名为 LPF1，LPF2 ，LPF3，LPF4，各 元件参数见表 1。LPF1 与 LPF2 环路带 宽为 50 kHz，LPF2 与 LPF3 环路带宽 为 100 kHz，相位裕度均在 50以上， 满足系统稳定性条件。 根据鉴相器芯片 PE3236 和 VCO 数据手册，鉴相器增益Kd=0.43 V/rad， VCO 调谐灵敏度Ko=5 MHz/V，设定鉴相频率为 1 MHz，分频 系数为 320。图 5 中（a ）（ d）依次 为上述四种滤波器构成锁相环的 ADS 仿真结果，包含开、闭环系统增益的频 率响应曲线、指定点（第 1 个红框，定 为 2 MHz 处）杂散抑制的精确值（第 2 个红框）与相位裕度值（第 3 个红框） 。 图 5 中相位裕度为 53.592、环 路带宽为 50 kHz 的（a ）型二阶锁相环， 对 2 MHz 处杂散抑制是 34.09 dB；相位 裕度为 54.230、环路带宽为 50 kHz 的 （b）型三阶锁相环，对 2 MHz 处杂散 -精选财经经济类资料- -最新财经经济资料-感谢阅读- 12 抑制是 45.64 dB；相位裕度为 55.602、 环路带宽为 100 kHz 的（c ）型四阶锁 相环，对 2 MHz 处杂散抑制是 51.77 dB；相位裕度为 50.218、环路带宽为 100 kHz 的（d）型五阶锁相环，对 2 MHz 处杂散抑制是 58.37 dB。分别对比 （a）与（b） 、 （c ）与（d ） ，表明相同 带宽时，高阶有源滤波器构成的锁相环 对参考杂散抑制更好；对比（a）和 （c） ，表明高阶有源滤波器构成的锁相 环能在更宽环路带宽下，对参考杂散有 更好的抑制效果。对比图 5 中各频率响 应曲线 5 MHz 处增益的大小，结果表 明，滤波器阶数越高，构成的锁相环阶 数越高，在越高的频率处滚降速率越快， 对高频率处杂散抑制越好。 4 结