《DSP技术与应用》课程设计报告- 基于DSP的MP3播放器的设计.doc

dsp技术与应用课程设计报告淮阴工学院dsp技术与应用课程设计报告选题名称: 基于dsp的mp3播放器的设计 系（院）: 计算机工程学院 专 业: 计算机科学与技术（嵌入式软件设计） 班 级: 计 1073 姓 名: 学 号: 指导教师: 学年学期: 2009 2010 学年 第 2 学期2010年 6 月 12日15摘要随着信息化、智能化、网络化的发展，dsp系统技术也随之提高，它的应用也越来越广泛。基于dsp的mp3播放器设计的突出问题就是硬件控制和软件控制，另外还有硬盘控制、键盘控制、液晶显示，这些控制是基于一块芯片。根据mp3播放器特点要求选择了ti公司的tms320vc6711芯片，该芯片优越的效价比既可充分胜任本设计的信号处理又能满足本设计要求的价廉目的。而主机选用功能较强的at89c52芯片，运用c6711芯片的信号处理部分和89c52的智能控制部分来分别完成电路设计，可以明确设计思路，实物的大小也减半。系统的主要部分是音频编码与解码，这是系统设计的核心。关键词：mp3播放器，dsp，音频编码与解码目 录1 课题综述11.1 课题来源11.2 课题意义12 基本技术介绍12.1 dsp简介12.2 tms320vc6711芯片简介23 总体设计33.1 mp3播放器整体结构图设计33.2 解码部分的方案设计44 分组负责的部分电路设计54.1 flash 和rom扩展电路55 分组负责的解码部分系统软件设计65.1 cvsd原理65.2 解码程序86 系统仿真与调试126.1 硬件调试126.2 软件调试12总 结13参考文献141 课题综述1.1 课题来源现在市场上推出了各种型号的mp3随身听，它们采用先进的智能控制技术，利用先进的芯片，不仅实现了mp3格式语音的播放，而且集多种功能于一身。但这些精巧的随身听价格较昂贵。dsp应用的快速发展为数字信息产品带来广阔的发展空间，并将支持通信、计算机和消费类电子产品的数字化融合。面向群体应用，dsp在媒体网关、视频监控、专业音响、数字广播、激光打印等应用中表现出色；面向个人应用，dsp在便携式数字音频和影像播放器、指纹识别和语音识别等应用中表现不俗。我们设计的是一种廉价的基于dsp的mp3播放器，利用硬件存储器语音文件，并能够从pc机下载，从而可以随时更新mp3音乐。1.2 课题意义如今mp3技术已经非常成熟,现阶段各大商家最为关心的并不是如何实现mp3,而是如何能在低成本低功耗的平台上实现mp3,这就意味着对原始mp3标准在实现过程中的优化是当前的一个热点问题,这也是进行本设计研究的现实意义之所在。2 基本技术介绍2.1 dsp简介 dsp（digital signal processor）是一种独特的微处理器，是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号，转换为0或1的数字信号，再对数字信号进行修改、删除、强化，并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度，是最值得称道的两大特色。dsp微处理器（芯片）一般具有如下主要特点：（1）在一个指令周期内可完成一次乘法和一次加法；（2）程序和数据空间分开，可以同时访问指令和数据；（3）片内具有快速ram，通常可通过独立的数据总线在两块中同时访问；（4）具有低开销或无开销循环及跳转的硬件支持；（5）快速的中断处理和硬件i/o支持；（6）具有在单周期内操作的多个硬件地址产生器；（7）可以并行执行多个操作；（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行。 dsp产业在约40年的历程中经历了三个阶段：第一阶段，dsp意味着数字信号处理，并作为一个新的理论体系广为流行；随着这个时代的成熟，dsp进入了发展的第二阶段，在这个阶段，dsp代表数字信号处理器，这些dsp器件使我们生活的许多方面都发生了巨大的变化；接下来又催生了第三阶段，这是一个赋能(enablement)的时期。第一阶段，dsp意味着数字信号处理。80年代开始了第二个阶段，dsp从概念走向了产品，tms32010所实现的出色性能和特性备受业界关注。方进先生在一篇文章中提到，新兴的dsp业务同时也承担着巨大的风险，究竟向哪里拓展是生死攸关的问题。当设计师努力使dsp处理器每mips成本降到了适合于商用的低于10美元范围时，dsp在军事、工业和商业应用中不断获得成功。到1991年，ti推出价格可与16位微处理器不相上下的dsp芯片，首次实现批量单价低于5美元，但所能提供的性能却是其5至10倍。 到90年代，多家公司跻身dsp领域与ti进行市场竞争。同时，ti瞄准dsp电子市场上成长速度最快的领域。到90年代中期，这种可编程的dsp器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，dsp业务也一跃成为ti最大的业务，这个阶段dsp每mips的价格已降到10美分到1美元的范围。 21世纪dsp发展进入第三个阶段，市场竞争更加激烈，ti及时调整dsp发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是dsp每mips价格目标已设定为几个美分或更低。 2.2 tms320vc6711芯片简介c6711处理器由三个主要部分组成:cpu内核、外设和存储器。cpu中8个功能单元可以并行操作，这些功能单元被分成类似的两套，每套由4个基本功能单元组成。cpu有两组寄存器，每组寄存器由16个32位寄存器组成。由于在运行期间个做硬件数据相关性的检查，所以程序的并行性在编译时就被确定。片内程序存储器的总线宽度为256的，使每个周期可取8条32位指令。 c6711腆芯片包括片内程序存储器和数据存储器，有些芯片将这些存储器作为高速缓冲存储器。外设包括直接存储器访问(dma)、低功耗逻辑、外部存储器接口、串口、扩展总线或主机口和定时器等。具有以下特点：1 运行速度快。指令周期为6ns，峰值运算能力为1336mips,对于单精度运算可达1g flops，对于算精度运算可达250mflops.2 硬件支持ieee格式的32位单精度与64为双精度浮点操作。3 继承了32*32bit的乘法器，其结果可为32或64bit。4 c6711的指令集在c62的指令集基础上增加了浮点执行能力，可以看作是c62指令集的超集。与c62系列芯片一样，由于其出色的运算能力、高效的指令集、智能外设、大容量的片内存储器和大范围的寻址能力，这个系列的芯片适合用于基站数字波束形成、图像处理、语音识别等对运算能力和存储量有高要求的应用场合。3 总体设计3.1 mp3播放器整体结构图设计本系统以dsp(tms320vc5416)作为解码的主要部分，还包括音频d/a转换，单片机的控制模块，电源系统，存储器模块等组成，图3.1给出了系统框图。麦克风音频a/d转换编码图3.1 系统整体框图3.2 解码部分的方案设计mp3解码算法要被用来实现数码mp3实时解码适配器，所以必须通过硬件实现其算法。mp3解码器的解码算法完全由dsp芯片实现，其控制部分用单片机实现，作为硬件电路设计的一个部分。可以把mp3解码器的开发工作分为两大模块，即mp3解码程序dsp实现，即软件设计，以单片机控制程序和电路板设计部分，即硬件设计。软件主要实现mp3解码算法，单片机实现存储器访问控制，mp3文件播放控制等功能。系统总体的功能结构如图3.2所示。图3.2 系统结构框图软件系统设计方案是用dsp软件实现mp3解码算法功能，并完成相应的接口访问功能，软件功能图如图3.3所示。图3.3 mp3解码器软件系统功能原理图4 分组负责的部分电路设计4.1 flash 和rom扩展电路4.1.1 flash存储器模块本系统采用sst公司推出的多用途、高性能、低电压、基于cmos的flash存储器sst39vf80oa，其容量为smbit(512kx16bit)，只需2.7v的电压就可完成读、写和擦除操作，写入一个字节(sbit)仅需20s，整个存储器的擦除只需8s。flash存储器电路的连接图如图4.1所示。图4.1 flash存储器电路由于本系统dsp采用rom加载方式，在上电复位之后首先将ce1空间的程序代码搬到片内地址o处开始运行，因此flash主要分配到dsp的外部ce1空间。为使dsp能够正确地从flash引导并加载程序，还需配置相应的引脚。由于c6000系列dsp提供了与flash的无缝接口，因此设计6711与flash的接口电路就变得相对较简单。4.1.2 rom模块采用eprom芯片at29lv010a-15jc存储程序，接线图如4.2所示：图4.2 rom电路5 分组负责的解码部分系统软件设计5.1 cvsd原理语音信号采用比较容易实现的csvd编码，也即线性增量调制算法编码方法，实现对语音信号的编码以及相应的解码算法。cvsd是一种量阶随着输入语音信号平均斜率大小而连续变化的增量调制方法。他的工作原理是使用多个连续可变斜率的线段来逼近语音信号，当斜率为正时，对应的数字编码为1；当斜率为负时，对应的数字编码为0。当cvsd工作于编码方式时，其系统框图如7.1,语音输入信号经采样得到数字信号，数字信号与积分器输出信号￥比较后输出偏差信号，偏差信号经判决后输出数字编码，该信号同时作为积分器输出斜率的机型控制信号和积分器输出斜率逻辑的输入信号。在每个时钟周期内，若语音信号大于积分器输出信号，则判决输出为1，积分器输出上升一个量阶；若语音信号小于积分器输出信号，则判决输出为0，积分器下降一个量阶。 当csvd工作于解码方式时，其系统框图如图5.1。在每个时钟周期内，数字编码被送到连码检测器，然后送到斜率幅度控制电路一控制积分器输出斜率的大小。若数字编码输入为1，则积分器的输出上升一个量阶，这相当于编码过程的逆过程。积分器的输出通过低通滤波器平滑滤波后将重现输入语音信号。图5.1 csvd解码系统框图可见输入信号的波形上升越快，输出的连1码就越多，同样下降越快连0码越多，cvsd编码能够很好地反应输入信号的斜率大小。为使积分器的输出能够更好地逼近输入语音信号，量阶随着信号斜率大小而变化，当信号斜率绝对值很大，编码出现3个连1或连0码时，则量阶加一个增量，当不出现上述码型时，量阶则相应地减小。为了减小编码及译码的偏差，要求编码和译码过程使用相同的时钟频率，而且采样频率应符合耐酸斯特采样定律。csvd通过不断改变量阶大小来跟踪信号的变化以减小颗粒噪声与斜率过程失真，量阶调整是基于过去的3个或4个样值输出。具体解码程序如图5.2.图5.2 语音解码流程图5.2 解码程序 .title cvsddecoder.asm .mmregsstack .usect stack,10h .global nit, begindeltamax .set 1280hdeltamin .set 65hbeta .set 99hdelta0cvsd .set 10hord .set 6hord1 .set 5h .datatbl: .word 0,1,0coefa: .word -3888933*32768/1000000 .word 6640744*32768/1000000 .word -6086001*32768/1000000 .word 2986736*32768/1000000 .word -627688*32768/1000000 coefb: .word 32850*32768/1000000 .word -57239*32768/1000000 .word 36818*32768/1000000 .word 36818*32768/1000000 .word -57239*32768/1000000 .word 32850*32768/1000000 .bss threejudge,3 .bss judge,1 .bss indata,1 .bss outdata,1 .bss deltacvsd,1 .bss valprecvsd,1 .bss filterx,6 .bss coefa,5 .bss filtery,5 .bss coefb,6 .textinit: stm #threejudge,ar5 rpt #3 mvpd tbl,*ar5+ stm #coefa,ar5 rpt #5 mvpd coefa,*ar5+ stm #coefb,ar5 rpt #6 mvpd coefb,*ar5+ stm #threejudge,ar5 st #20,*(deltacvsd) st #0,*(valprecvsd) st #1,*(judge) st #1,*(indata) begin: ld *(indata),a stl a,*ar5+ and *(judge),a bc one,aneq ld #0,a add *ar5+,a add *ar5+,a bc l1,aneq stm #deltacvsd,ar6 stm #beta,t mpy ar6,a b l2l1: ld #deltacvsd,a stm #delta0cvsd,ar3; add ar3,al2: stm #deltamax,ar0 stl a,ar4 cmpr lt,ar4 bc l3,tc ld ar0,a l3: stm #deltamin,ar0 stl a,ar4 cmpr gt,ar4 bc l4,tc ld ar0,al4: stl a,*(deltacvsd) stl a,ar4 stm #valprecvsd,ar6 ld *(ar6),a sub ar4,a stl a,*(valprecvsd) one: ld #1,a and *ar5+,a and *ar5+,a bc l5,aneq stm #deltacvsd,ar6 stm #beta,t mpy ar6,a b l6 l5: ld #deltacvsd,a stm #delta0cvsd,ar3; add ar3,a l6: stm #deltamax,ar0 stl a,ar4 cmpr lt,ar4 bc l7,tc ld ar0,a l7: stm #deltamin,ar0 stl a,ar4 cmpr gt,ar4 bc l8,tc ld ar0,a l8: stl a,*(deltacvsd) stm #valprecvsd,ar4 add *ar4,a stl a,*(valprecvsd) iir: stm #coefb,ar2 stm #filterx,ar3 ld *(valprecvsd),a stl a,*ar3 mpy *ar2+,*ar3+,a rpt #4 mac *ar2+,*ar3+,a stm #coefa,ar2 stm #filtery,ar3 rpt #4 mas *ar2+,*ar3+,a stm #filterx+4,ar3 rpt #3 delay *ar3- stm #filtery+3,ar3 rpt #2 delay *ar3-s: stl a,*(filtery) .end6 系统仿真与调试应用系统设计完成后，就要进行硬件调试和软件调试。6.1 硬件调试硬件的调试主要是把电路各种参数调整到符合设计要求。先排除硬件故障，包括设计性错误和工艺性障碍。一般原则是先静态后动态。利用万用表或逻辑测试仪器，检查电路中的各器件以及引脚是否连接正确，是否有短路障碍。若这些都没问题，则可上电调试。6.2 软件调试调试方法：通常一个程序应至少具备四种性能：跟踪、断点、查看变量、更改数值。本实验模块分明，可按模块分别调试，通过后再整体调试，正确无误后用在系统编程器将程序固化到tms3