软件工程硕士毕业论文-信号采集电路的设计与实现.pdf

贵州大学 硕士学位论文 信号采集电路的设计与实现 申请学位级别：硕士 专业：软件工程 贵州大学2 0 0 7t 程硕l ：硕l ：学位论文 摘要 随着数字信号处理理论和计算机的不断发展，现代：业生产和科学技术研究都需要借 助数字处理方法，进行数字处理的先决条件是将所研究的对象进行数字化，也即数据采集与 处理。高速数据采集技术目前已经在雷达，卢纳、软件无线电、瞬态信号测试等领域得到广 泛应用。高速采样的核心技术一高速缓存的实现有三种方式：f i f o ( 先进先出) 方式，双口 r a m 方式，高速s r a m 方式。目前国内成熟的高速数据采集产品的采样频率最高为3 0 兆赫兹 左右。本课题要求信号采样通道带宽为2 0 兆赫兹，采样频率为5 0 兆赫兹，并在电脑上进行 仿真实现。该功能单元一旦实现可广泛用于各种要求信号采集的电路，具有较高的实用价值。 数据采集技术是以前端的模拟信号处理、数字化、数字信号处理和计算机等高科技为 基础而形成的一i j 综合技术是联系模拟世界与计算机之间的桥梁随着计算机技术的飞速 发展和普及，数据采集系统也迅速得剑应用在科学研究中，应用数据采集系统可获得大量的 动态信息，是研究瞬间物理过程的有力丁具。也是获取科学奥秘的重要手段之一数据采集技 术是一项基本的实删性技术，它被j “泛麻用丁- i 刻像处理，振动测试，语音信号分析和瞬态信 号分析等众多领域。目前不同性能指标的通用或专_ j i 的数据采集系统，在各种领域中随处可 见。但是，由了成本或技术开发等众多闪素的影响，一般的数据采集系统其速度和通道数不 能满足一些特殊领域的测试要求，或者满足这些要求的系统又由丁成本相当高而使得向市场 推厂。的难度加大。 本数据采集系统主要包括三部分：信号调理、a d 转换、f p g a 设计。输入的模拟信号经 过前置放大器放人后进入采集系统，先经过信号调理电路进行信号的放大、滤波、使信号带 宽限制在需要的范围内，并使信号的幅度与a d c 的量程相匹配；经过以上处理后，信号被送 入采样保持器进行采样，然后被模数转换器草化：转换后的数字量暂存在f p g a 内部块r a m 设计的f i f o 中，供d s p 读取并处理颦化后的数据被送入存储器进行存储以供处理。a d 为系 统的核心芯片，负责将经过调理通道后的模拟信号转换成数字信号。f p g a 主要完成和d s p 芯 片之间数据的缓冲、转换及传递，利用握手信号实现异步通信。a d 控制码发送电路、数据 转换电路、存储电路和时钟电路。 关键词：数据采集 a d 转换 f p g a f i f o 贵州大学2 0 0 7 届工程硕士硕士学位论文 i nv i e wo ft h en e c e s s i t yo fd i g i t i z i n gs i g n a l sa th i g h e rf r e q u e n c y ， r e q u e s to nh i g h e rs a m p i n gr a t ea n ds a m p i n gp r e c i s i o nh a sb e e na d v a n c e d h o w e v e r d u et ot h e1 i m i t a t i o no fd e v e l o p m e n to fa d c ，i ti sd i f f i c u l tt o a c h i e v eh i g hs a m p i n gr a t ea n dh i g hp r e c i s i o ns i m u l t a n e o u s l y g i v e nt h a t s a m p i n gr a t ei st h em u s ti m p o r t a n ti n d e xo fd a t aa c q u i s i t i o ns y s t e m ，i t i ss i g n i f i c a n tt or e s e a r c ho nt h ec r i t i c a lt e c h n i q u e ，f r e q u e n c ys y n t h e s i s ， d a t at r a n s m i s s i o n a n ds t o r a g ea n da n t i i n t e r f e r e n c et e c h n i q u e a i m i n ga ti n d e xo f5 0 m s p s ，t h es y s t e ma r c h i t e c t u r ei si l l u s t r a t e d i nd e t a i la n dt h ec r u c i a lt e c h n i q u e sc o n c e r n i n gh i g h s p e e dc i a t a a c q u i s i t i o ns y s t e ma r ea l s od i s c u s s e di nt h i sd i s s e r t a t i o n t h em a i nt a s k so ft h i sd i s s e r t a t i o na r el i s t e db e l o w ： f i r s t l y ，t h eb a s i cp r i n c i p l eo fd a t aa c q u i s i t i o ni se x p o u n d e d t h e s c h e m e st oa c h i e v eh i g h s p e e dd a sa r ep r o p o s e d ，d e s i g nt h e d o u b l e c h a n n e la dc o n v e r t e ru n i t sb yu s i n ga d 9 2 8 8 s e c o n d l y ，t h ep i v o t a lt e c h n i q u e sc o n c e r n i n gh i g h s p e e di a sa r e a n a l y z e da n dd i s c u s s e d t h i r d l y 。b a s e do nt h es t r u c t u r eo ff p g a + a d ，h a r d w a r ec i r c u i t s o fs y s t e ma r ea c c o m p l i s h e d k e yw o r d s ：d a t aa c q u i s i t i o n ，a dc o n v e r s i o n ，f p g af i f o 贵州大学2 0 0 7 届工程硕士硕士学位论文 第一章绪论 1 1 引言 随着数字信号处理理论和计算机的不断发展，现代工业生产和科学技术研究都需要借助 数字处理方法，进行数字处理的先决条件是将所研究的对象进行数字化，也即数据采集与处 理。高速数据采集技术目前已经在雷达、声纳、软件无线电、瞬态信号测试等领域得到广泛 应用。 同模拟系统相比，数字系统具有更高的精度、更好的稳定性，而且随着计算机技术的发 展与普及，数字设备越来越多的取代模拟设备，在生产过程控制和科学研究等广泛的领域中， 计算机测控技术发挥着非常重要的作用。然而，外部世界的大部分信息是以一些连续的物理 量形式出现的，要将这些信息送入计算机进行处理，就必须先将这些连续的物理量离散化， 并进行量化编码，转换为数字量。将模拟信号转换成数字信号，然后送往处理器，进行处理、 显示、传输与记录的过程，称为数据采集。数据采集技术是信息科学的一个重要分支，它同 传感器技术、信号处理技术、计算机技术等一起构成了测控技术的基础。 1 2 数据采集系统的构成要素 如图1 - 1 所示，一个典型的数据采集系统由传感器、信号调理通道、采样保持器、a d 转换 器、数据缓存电路、微处理器及外设构成。 匝卜侄受卜豳 图1 - 1 数据采集系统的组成 1 ) 传感器 传感器把待测的非电物理量转变成数据采集系统能够检测的电信号。理想的传感器能够 将各种被测量转换为商输出电平的电量，提供零输出阻抗，具有良好的线性。 2 ) 信号调理通道 从传感器输出的信号必须经过调理才能够连入数据采集板，信号调理通道主要完成了模 拟信号的衰减、放大、隔离、滤波、传感器激励和线性化等功能。理想的传感器能够将被测 量转换成高输出电平的电量，但是实际情况下，数据采集时，来自传感器的模拟信号一般都 是比较弱的低电平信号，因此需要对信号进行放大。而a d 转换器的分辨率以满量程电压为 依据，因此为了充分利用a d 转换器的分辨率，需要把模拟输入信号放大到与其满量程电压 相应的电平。而传感器和电路中器件不可避免的会产生噪声，周围各种各样的发射源也会使 信号耦合上噪声，因此需要利用滤波器衰减噪声以提高输入信号的信噪比。 放大 微弱信号都要进行放大以提高分辨率和降低噪声，也就是使调理后信号的最大电压值和 a i c 的最大输入值相等，这样可以提高精度。同时，高分辨率可以降低高放大倍数要求并可 以提高较宽的动态范围。仪器信号调理的前端系统有几种放大模式，靠近传感器的微弱信号 经过放大增益，最后只把大信号送给计算机，以使噪声影响减到最小。 隔离 隔离也是信号调理中的一种。从安全的角度把传感器信号同计算机隔离开，因为被监测 系统可能产生瞬时高电压。另一个原因是隔离可使从数据采集板出来的数据不受地电位和输 贵州大学2 0 0 7 届工程硕士硕士学位论文 入模式的影响。当输入d a q 板的信号与得到的信号不共地时，可能产生较大误差甚至损坏系 统，而用隔离办法就能保证信号的准确。 滤波 滤波可以消除噪声和不必要的干扰，噪声滤波器通常用于输入的信号是直流信号。许多 仪器信号调理模块都有合适的低通滤波器。交流信号通常需要抗失真的低通滤波器，因为这 样的滤波器有一个陡峭的截止频率，因而几乎能够完全消除高频干扰信号。 激励 信号调理也能够为某些传感器提供工作电流。l l t 璐( 温度电阻) 需要电流将电阻变化 反映出来，而应变片需要一个完备的桥式电路及电源。很多设备都提供电流源以便使用这些 传感器。 线性化 很多传感器对被测量的量都有非线性响应，因而需要对输出信号进行线性化。 3 ) 采样保持器 a d 转换器完成一次转换需要一定的时间，而在转换期间希望a d 转换器输入端的模拟 信号电压保持不变，才能保证正确的转换。当输入信号的频率较高时，就会产生较大的误差， 为了防止这种误差的产生，必须在a d 转换器开始转换之前将信号的电平保持，转换之后又 能跟踪输入信号的变化，保证较高的转换精度。为此，需要利用采样保持器来实现。 4 ) a d 转换器 模拟信号转换成数字信号之后，才能利用微处理系统对其处理。因此a d 转换器是整个 采集系统的核心，也是影响数据采集系统采样速率和精度的主要因素之一。对于高速模数转 换器内部一般都集成了采样保持器s h 和多路数据分配器，以保证采样的精度并降低后续存 储器的要求。 5 ) 数据缓存电路 对于高速数据采集系统，采集量化后的数据速率非常高而且数量大，微处理系统无法对 数据进行实时处理，因此需要存储器对数据进行缓存。 6 ) 微处理器和外设 微处理器负责数据采集系统的管理和控制工作，对采集到的数据进行运算和处理，然后 送到外部设备。 1 3 高速采集系统的发展现状 人们对数据采集系统的要求越来越高，特别是在一些需要在极短时间内完成大量数据采 集，进行实时处理的场合，对数据采集系统的速度提出了非常高的要求。相应的，人们对数 据采集系统的存储能力，接口能力以及抗干扰能力也提出更高的要求，这是数据采集发展的 方向。 从目前来看，数据采集系统的发展趋势是低速低分辨率往高速高分辨率发展。但是由 于受到器件和工艺的限制，实现真正的高速高分辨率的数据采集系统还具有相当大的困难。 因为数据采集系统的核心器件a d 转换器的两个主要指标，即采样速率和分辨率是转换器中 的一对矛盾。测量业界的两大巨头安捷伦和泰克，为了提高其产品的性能，投入大量的资金 在a d 转换器的发展上，安捷伦公司利用2 0 个2 5 0 s 的8 位分辨率a d 组合成5 6 s s 的 a d ，泰克公司利用第三代技术的“7 h p ”制程，制成取样率8 g s s 、1 0 g s s 和2 0 g s s 的分 辨率8 位a d c 。尽管测量仪器供应商在2 0 0 0 年即开始使用取样率2 g s s 的a d ，由于这些芯 片都是用户定制的专用i c ，不会出现在半导体元件的销售市场货架上。直到2 0 0 5 年，m a x i m 、 n s 和a t m e l 三家在技术得到突破，相继推出取样率1 g s s 、1 5 g s s 、2 g s s 和分辨率8 位、 l o 位的a d ，推动了高速数据采集系统的发展。最具代表性的高速a d 芯片如下：m a x i m 公 司的k a x l o q 1 0 6 1 0 8 ，最高取样率1 5 g s s ，分辨率为8 位，模拟输入带宽2 o g h z 。n s 公 2 贵州大学2 0 0 7 届工程硕士硕士学位论文 司的a d c 0 8 d s 0 0 1 0 0 0 1 5 0 0 ，最高取样率1 5 g s s ，分辨率8 位，双路模拟输入带宽1 7 g b z 。 a t m e l 公司的a t 8 4 a s 0 0 3 0 0 4 ，最高取样率2 g s s ，分辨率1 0 位，模拟输入带宽3 o g l t z 。 因此国内外的数据采集相关产品主要局限于高速低分辨率和低速高分辨率的数据采集系统。 1 4 设计要求和研究内容 根据设计要求，本课题研究的高速数据采集系统需要达到以下技术指标： 模拟输入带宽；2 0 m h z 系统采样频率：5 0 1 9 l z 系统分辨率：8 b i t 本课题研究内容： 1 ) 信号调理电路的设计： 2 ) a 啭换器的选择与外部电路的设计； 3 ) f p 6 a 的内部逻辑设计。 第二章高速数据采集系统的关键技术 2 1 数据采集的基本理论 并行采样技术是高速并行数据采集系统实现的基础。此外，系统采集时钟的实现、 高速a d 输出的高速数据的传输和存储以及高速系统的印制板电路的设计对于高速数据采 集系统的实现也至关重要。本章对系统实现中所存在的关键技术进行了讨论，包括并行采样 技术、频率合成技术、高速数据的传输和存储技术、以及高速系统的印制板设计技术。首先， 对数据采集一些基本理论进行简单的见、介绍。数据采集的基本理论主要包括模数转换、采 样定理和采样方式。 2 1 1 模数转换过程 模数转换就是将模拟量转换为数字量的过程，主要分为采样保持、量化与编码三个步骤， 如图2 1 所示。 面) “j 0 t ： 毒白 图2 - 1 模数转换 连续的模拟信号x ( t ) ，按一定时间间隔t g 进行采样，保持后得到台阶信号x ，( nt j 。再经过 3 一 。 贵州大学2 0 0 7 届工程硕士硬士学位论文 量化变为量化信号x n ( nt s ) ，最后经过编码得到信号x ( r 1 ) 。在现代a d 器件中，这三个步 骤都在同一器件中完成。 采样就是不断的以固定的时间间隔采样模拟信号。由采样定理可知，用数字方式处理模 拟信号时并不是使用在整个作用期间无穷多个点的值，而只需要取样点的值就足够了。因此， 在前后两次取样的时间间隔内，a d 将取样所得的模拟信号值暂时存放在存储介质上，通常 是电容器上，以便将它量化和编码。 量化是将模拟量转化为数字量的过程，量化电平定义为满量程电压v 。与2 的n 次冥的 比值，n 为数字信号的二进制位数。量化电平一般用q 表示，因此有q = 2 l 。由于量化是 用一些不连续的数来逼近精确采样值的过程。因此量化过程中必然存在误差，这种误差称为 量化误差e 。量化误差是随机变量，分布在区域- q e o 或区j 曦- q 2 e q 2 。如果码位足 够多时，量化误差可以降低到一个很小的程度。1 模数转换过程的最后阶段是编码，编码是指把量化信号的电平用数字代码表示，编码有 多种形式，例如二进制、格雷码和8 c d 码，二进制编码是目前广泛采用的编码方式。 2 1 2 采样定理 理论分析指出为了正确地观测波形，只要恰当选择采样频率才能用所得的取样值序列恢 复出原信号波形。取样频率过低会产生频谱重叠效应，造成波形失真，取样序列不能真实的 反映原始信号。按照奈奎斯特采样定理，任意一个最高频率为f - 的模拟信号，只要满足条 件采样周期t l 2 l ，才能够用时闻间隔为t 的一系列离散取样值来代替它，而不会失去该 信号的任何信息，理论上可以精确地重建原信号。需要指出的是，如果用2 倍奈奎斯特频率 采样2 f ，则必须使用截至频率为f i 的理想低通滤波器才能恢复原来的模拟信号，如果采样 频率大于2 倍奈氏频率，那么就可以放宽对低通滤波器截至频率的要求。付出的代价是对同 样的输入信号采样需要更高的采样率，这就对a d 提出更高的要求。 2 1 3 采样方式 数字化采样方式主要有实时采样和等效采样两种，而等效采样又分为顺序采样和随机 采样两种。 实时采样的原则是从数字化一开始，按照一个固定的次序来采集的，一直将整个波形 采样完毕后存入波形存储器中。实时采样的优点在于信号波形一到就采样，因此适合任何形 式的信号波形，周期的或者非周期的，单次的或者是连续信号。又由于所有的采样点是以信 号出现的时间为顺序的，因此利于波形的显示处理。 顺序采样是指在被测信号的周期内取样一次，采样点的采集是按一个固定的次序进行的。 即在屏幕以上左向右的进行采集每到来一个新的触发事件就采集一个采样点。为了填满一 个完整的波形记录，记录中有多少个存储位置就需要多少个触发事件。当第一个触发事件到 来以后就立即采集第一个采样点。并将其存入存储器第二个触发事件则用来驱动一个定时 系统。此定时系统将产生一个很小的时间延迟a t 。经过这个a t 的延迟时间以后，再采集第 二个采样点，在扫迹存储器中的时间分辨率就等于这个小的延迟时间at ，其值可能小于5 0 微微秒。第三个触发事件到来后，该定时系统则产生2 at 的延迟时间。此延迟时间过后再 采集第三个采样，并这样进行下去。这就是说第1 1 个新的采样点的采集是在相对于类似的触 发事件延迟了( i r l ) a t 的时间以后进行的。其结果是显示的波形是由按固定次序出现的 采样点而构成的。即第一个采样点在屏幕的最左边，接着各采样点集资向右构成显示波形。 在顺序采样模式下，采集波形的周期数，即触发事件数等于存储器的记录长度。顺序采样可 以实现后触发延迟功能，但是不能提供预触发信息。在快速时基设置之下，填满一个存储器 记录所需的时间是很有限的。其速度比随机采样要快得多。 随机采样不是在信号的一个周期内完成全部取样过程，第一组采样点是在随机的时刻 4 贵州大学2 , 0 0 ? 届工程硕士硕士学位论文 采集的，而与触发事件无关，这些采样点之间的时间隔为一已知的时间，由采样时钟来确定， 当示波器在等待触发事件到来时，其内部就在连续的进行采样并将结果贮存起来。当一个触 发事件到来时示波器内的一个定时系统就从这一时刻开始直到下一个采样点时刻进行时间 测量。由于采样间隔是固定的，因此示波器就能够从此测量的时间计算出所有采集的采样点 在存储器中的位置( 见图2 _ 2 ) 。当第一次采集的所有采样点存贮完毕以后，就开始采集一 组新的采样点并等待新的触发事件，新触发事件到来以后，计时系统又进行新的时间测量并 计算出这些新的采样点位置。这些新的采样点落在一次采集的采样点填充位置之间的未填充 位置，用这种方法，波形扫迹就由在x 轴上的随机位置上出现的一组采样点所构成。在最快 的时基设置之下，使用随机采样的方法填满一个完整的波形记录所花的时间要比顺序采样的 方法多很多，因为这时是用统计的方法来填充所有的存储器位置。随机采样技术的优点在于 可以 图2 - 2 随机采样时扫迹的构成情况 2 2 并行采样技术 系统的采样率为高速数据采集系统中最关心的指标，其实现依赖于芯片a d 的工作频 率，对于高采样率数据采集系统的实现，利用单片高速a d 转换芯片是最为常见的方式，其 实现也较为简单，但是由于高速a d 的价格昂贵，而且由于高采样率的a d 的分辨率往往不 高，因此对于高采样率和高分辨率数据采集系统的实现，并行采样利用多片低采样率a d 实现高速采样率是可以降低高速数据采集系统的成本，对高速数据采集系统的实现有着重要 的意义。 2 3 高速数据传输和存储技术 高速数据采集系统中，为了保证处理器能够正确的处理a d 输出的数据，数据的正确传 输和存储显得非常重要。高速稳定可靠的数据传输技术在高速数据采集系统中扮演着重要的 角色，而随着数据传输速度越来越快，对数据的抗干扰性的要求也越来越高，传统的数据传 输标准，例如r s - 4 2 2 ，r s 4 8 5 ，s c s e 和p e c l 等传输标准已无法满足设计高速数据采集系统 的设计要求，而l v d s 技术的出现无疑解决了一般传输标准无法满足高速数据传输要求的窘 困。 2 3 1 高速数据存储策略 低速数据采集系统在对数据进行处理时，由于数据传输率低，采集到的数据量较小且 不需要备分，往往采取实时处理的方法。但是，在诸如遥测、遥感等采集操作的数据传输速 率高、需要采集保存的数据量大的时候，无法做到实时分析和处理，而必须将采集到的数据 以适当的方式存储起来，以供后续的分析和处理。所以在设计这样的高速数据采集系统时， 必须采取恰当的存储策略。 5 贵州大学2 0 0 7 届工程硕士硕士学位论文 高速数据存储主要分为异地存储和本地存储。异地存储，是指高速数据采集机采集下来 的数据不是存储在高速数据采集系统本身，而是通过例如高速总线等途径存储在远程介质 中，本地存储是将数据存储到高速数据采集系统自带的存储系统中。这里，只针对本地存储 进行讨论，本地存储必然涉及到存储器，选择什么样的存储器以满足系统的要求是非常重要 的，如果存储器跟不上高速数据采集系统的输出数据的速度，那么数据就会丢失，这是设计 中不希望发生的。要跟上高速数据的速度则需要高速存储器，但高速的存储器的价格随着工 作频率成倍的增加，因此，如何突破存储器工作频率的限制，降低高速数据采集系统的成本 是系统设计需要充分考虑的。为此，可以采用分时存储技术和数据降速存储技术解决该问题。 1 ) 分时存储 如图2 - 3 所示，分时存储技术利用一个高速锁存器将采集的高速数据锁存，而后利用多个相 对慢速的存储器对数据进行存储以保证数据存储的可靠性。由于多个静态存储器分时参与了 数据存储的过程，使得多个慢速静态存储器分时存储操作过程进行了叠加，其效果等效于高 速静态存储器的操作。 图2 3 分时存储 2 ) 数据降速存储技术 所谓数据降速存储技术，就是对在数据存储之前将高速数据的速度降低到低速存储器可以及 时存储的程度。该方法避免了多个存储器的使用，只需利用一个大容量的存储器就可以实现 数据的存储，实现起来相对分时存储简单。设计中可以利用串并转换电路对数据进行降速处 理以满足后续的存储器速度较低的要求。 串并转换电路的基本原理为数据的串并转换，将数据依次存入串行移位寄存器中，然后并行 输出，降低了传输数据的速度，以满足存储器工作速度的要求 2 3 2f i f o 存储器 在确定了合适的存储策略后，需要利用存储器对数据进行缓存，以解决微处理系统无 法实时处理的问题。由于先进先出存储器f i f o 进行读写操作时不需要地址线的参与，控制 简单，因此f i f o 得到广泛的应用。f i f o 在同一个存储单元配有两个数据口，一个是输入口， 负责数据的写入，另一个是输出口，负责数据的输出f i f o 在操作时由“满”和“空”两 个标志位来表示存储器的不同状态。 f i f o 分为同步f i f o 和异步f i f o 两种，两者区别在于同步f i f o 读写时钟共用一个时 钟，而异步f i f o 的读写时钟由不同的时钟提供，由一个时钟域的控制信号将数据写入f i f o ， 而由另一个时钟域的控制信号将数据读出f i f o 。两者用于不同的场合，但是由于同步f i f o 的工作频率高，操作较异步f i f o 简单，而且能够方便通过控制读写使信号来实现异步f i f o 6 贵州大学2 0 0 7 届工程硕士硕士学位论文 的功能，因此在f i f o 的设计中被广泛的采用。f i f o 主要由存储阵列、地址逻辑块和标志逻 辑块构成。图2 4 为同步f i f o 的原理图。 d a t a 2 1 i b m 2 “ - 2 d a r 4 2 d a l a l d a l a o 图2 - 4f i f 0 的原理图 读写指针都指向一个内存的初始位置，每进行一次读写操作，相应的读写指针就递增一 次，指向下一个内存位置当指针移动到了内存的最后一个位置，它又重新跳回初始位置。 在f i f o 为空时的读操作和f i f o 为满时的写操作都属于误动作，因此需要设置空标志和满标 志两个信号，这两个标志是根据读写指针的值来判断的。当读写指针的值之差为0 时，表明 f i f o 为空，f i f o 空标志有效，当该两个指针值之差为f i f o 的深度的时候，表明f i f o 为满， f i f o 满信号有效。 2 4 现场可编程门阵列f p g a 现场可编程门阵列( f f g a ，f i e l dp r o g r a m m a b l eg a t ea r r a y ) 的出现是超大规模集成 电路( v l s i ) 技术和计算机辅助设计( c a d ) 技术发展的结果，是当代电子设计领域中最具活力 和发展前途的一项技术，它的硬件描述语言的可修改性，高集成性，高速低功耗，开发周期 短，硬件与软件并行性，决定了它的崛起是必然的趋势。现场可编程门阵列f p g a 器件是x i l i n x 公司1 9 8 5 年首家推出的，它是一种新型的高密度p l d ，采用c m o s - s r a m i 艺制作，其内部由许 多独立的可编程逻辑模块( c l b ) 组成，逻辑块之间可以灵活的相互连接。c l b 的功能很强，不 仅能够实现逻辑函数，还可配置成r a m 等复杂的形式。配置数据存放在片内的s r a m a - e 者熔丝 图上，基于s r a m 的f f o a 器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外 的e m e o 喊者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓 现场可编程。近年来，f p g a 市场发展十分迅速，各大f f o a 厂商，有代表性的是a l t e r a 公 司，x i l i n x 公司，c a d e n c e 公司，不断采用新技术来提高f f o a 器件的容量，增强软件的性能， 使f f o a 成为一款真正的c p u ，基于不同应用软件可添加不同的外设，更快的达到用户 的系统要求。f f o a 灵活无限制的结构和可重复编程的特性可以为设计者提供灵活多变的选 择，它具有集成度高、体积小、功耗低、控制简单的优点。可以集数据采集、传输、处理、 通讯于一体。因此，在只需要简单的数据处理的情况下，f p g a 能够提供比专用高速d s p 更 好的解决方案，并且能够更好地满足时序严格的高速数据采集系统的要求。 f p g a 一般有三种可编程电路和一个用于存放编程数据的s t a m 组成。这种可编程电路是： 可编程逻辑块( c o n f i g u r a b l el o g i cb l o c k ) 、输入输出模块i o b ( i ob l o c k ) 和互连资源 i r ( i n t e r c o n n e c tr e s o u r c e ) 。 2 4 1 可编程逻辑块c l b c l b 是f p g a 的主要组成部分，是实现逻辑功能的基本单元。它主要由逻辑函数发生器、 触发器、数据选择器等相关逻辑电路组成。这里的所谓函数发生器均为查找表结构 7 贵州大学2 0 0 7 届工程硕士硕士学位论文 ( l o o k u p _ t a b l e ) ，其工作原理类似于r a m ，通过查找r a m 中的存储数据，就可以得到任意 组合逻辑输出。目前f p g a 多使用4 输入的l u t ，所以每一个l u t 可以看成一个有4 位地址 线的1 6 xi 的r a m ，当用户通过原理图或者h d l 语言描述了一个逻辑电路以后，f f o a 开发软 件会自动计算逻辑电路的所有可能的结果，并把结果先写入r a m ，这样每输入一个信号进行 逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 2 4 2f p g a 设计中的关键技术和在信号处理中的设计原则： 原则一：面积和速度的平衡和互换 这里面积是指一个设计消耗f p g a 的逻辑资源的数量，对于f f o a 可以用所消耗的触发器( f f ) 和查找表c l i f f ) 的数量，更一般的衡量方式可以用设计所占用的等价逻辑门数。速度指设 计在芯片上稳定运行，能够达到的最高频率，这个频率由设计的时序状况决定。面积和速度 这两个指标贯穿着f p g a 设计的始终，是设计质量评价的终极标准。 面积和速度是一对对立统一的矛盾体。要求一个设计同时具备设计面积最小，运行频率最高 是不现实的。更科学的设计目标应该是在满足设计时序要求( 包括对设计频率的要求) 的前 提下，占用最小的芯片面积。或者在规定的面积下，使设计的时序余量更大，频率跑得更高 这两种目标充分体现了面积和速度平衡的思想。作为矛盾的两个部分，面积和速度的地位是 不一样的，就要看设计的侧重点。面积和速度可以互换，从理论上讲，一个设计如果时序余 量较大，所能跑的频率远远高于设计要求，那么就能通过功能模块的复用减少整个设计消耗 的芯片面积，这就是用速度的优势换面积的节约；反之，如果一个设计的时序要求很高，普 通方法达不到设计所要求的频率，那么一般可以通过将数据流串并转换，并行复制多个处理 模块，对整个设计采取“兵乓操作”和“串并转换”，在芯片输出模块再对数据进行并串转 换，从宏观看整个芯片满足了处理速度的要求，这相当于用面积复制换取速度。 原则二：数据接口的同步设计原则 如果输入数据的节拍和本级芯片的处理时钟同频，可以直接用芯片的主时钟对输入数据寄存 器采样，完成输入数据的同步化：如果输入数据和本级芯片的处理时钟是异步的，则只是要 用处理时钟对输入数据做两次寄存器采样，才能完成输入数据的同步化。需要说明的是用寄 存器对异步时钟域的数据进行两次采样，是为了防止亚稳态( 数据不稳定态) 的传播，使后 级电路处理的数据都是有效的电平。但这样做不能完全保证所有数据都是有效的电平，比较 保险的办法是用异步r a m 或异步f i f o 完成异步时钟域的数据转换，在输入端口用上级时钟 写数据，在输出端口用本级的时钟读数据，这样就可靠的完成了异步时钟域之间的数据同步 转换。 原则三：流水线处理原则 在f f o a 设计中，如果有效提高系统运行速度是很重要的问题，我们看一看一般的设计 时间花消，如图2 - 5 ： 帅一 图2 - 5 设计的时间花销 8 贵州大学2 0 0 7 届工程硬士硕士学位论文 其中t c o 是触发器时钟到数据输出的延时，t d e l a y 是组合逻辑延时，t s e t u p 是触发器建立 时间。 假设数据已经被时钟的上升沿打入d 触发器，那么数据到达第一个触发器的q 要t c o ， 再经过组合逻辑延时t d e l a y 到达第二个触发器的d ，要想数据能再第二个触发器再次被稳 定的锁入触发器，则时钟的延迟不能晚于t c o + t d e l a y + t s e t u p ，所以最小的时钟周期为 t = t c o + t d e l a y + t s e t u p ，最快的时钟频率f = i r ，也即为f m a x 。 由于t c o 、t s e t u p 是具体的器件和工艺决定的，我们作设计只可以改变t d e l a y ，所以 缩短组合逻辑延时是提高系统速度的关键。 可以将较大的组合逻辑分解为较小几块，中间插入触发器，这样可以提高电路的工作频 率，这就是流水线技术的基本原则，如图2 - 6 。 图2 - 6 流水线技术原理 原则四合理使用p l l 原则 在逻辑设计中，有时侯需要将主时钟分频或者反向，这时应该尽量使用f f g a 片内集成 的p l l ，因为用这些p l l 可以完成时钟的高精度、低抖动的倍频、分频、移相等操作，精度 非常之高，一般在p s 数量级。这样可以提高电路的稳定性，减小时钟时延带来的误操作。 原则五信号延时 对f p g a 来说，由于路径必须通过电晶体开关，因此连线延时一直是路径延时的主要部分。 信号每通过一个逻辑单元，就会产生一定的延时。延时的大小除了受路径长短的影响外，还 受器件内部结构特点、制造工艺、工作温度、工作电压等条件的影响。现有的f p g a 设计软 件都可以对内部延时进行比较准确的预测。器件内部延时越大，器件的工作速度也就越低， 所以降低信号传输延时是提高处理速度的关键。 而在有些情况下，需要对信号进行一定的延时处理，以完成特定的功能。利用d 触发器可以 在时钟的控制下对信号进行延时，这种方法的最小延时时间可以是时钟周期的一半。 如图2 - 7 ，电路可以将输入信号d a t a i n 分别延时0 5 和1 5 个时钟周期，d a t a o u t l 是将 d a t a i n 延时0 5 个时钟周期后输出的信号，d a t a o u t 2 是将d a t a i n 延时1 5 个时钟周期后的 输出信号。 9 贵州大学2 0 0 7 届工程硕士硕士学位论文 d a - r a o u t l 图2 _ 7 采用d 触发器控制时延 在q i i a r t o $ i i 巾仿懿波形如f ： 图2 - 8 信号的时延 如果需要比较精确的延时，则必须引入高速时钟信号，利用d 触发器、移位寄存器或计数器 来实现。延时时间的长短可通过设置d 触发器个数或移位寄存器的级数以及计数器的记数周 期来调整，而延时的时间分辨率则由高速时钟的周期来决定，高速时钟频率越高，时间分辨 率也越高。利用d 触发器和移位寄存器作为延时器件，不能实现较长时间的延时，这是因为 使用过多的d 触发器和移位寄存器会严重消耗f p g a 器件的资源，降低其它单元的性能，所 以长时间的延时单元可以通过计数器实现。无论是用d 触发器、移位寄存器还是用计数器， 所构成的延时单元都能够可靠工作，其延时时间受外界因素影响很小。 在使用分立的数字逻辑器件时，为了将某一信号延时一段时间，有些设计人员往往在此信号 后串接一些非门或其它门电路，通过增加冗余电路来获取延时，但是这样得到的延时都不会 是固定值，它受到诸如器件结构、工作温度等因素的影响，属于不可靠延时。在设计中应该 避免使用这种方法。 第三章系统方案设计 3 1 系统总体方案 设计要求信号采样通道带宽2 0 兆赫兹，采样频率5 0 兆赫兹，可以采用一片采样速率高 于5 0 兆赫兹的a d 进行采样，鉴于f p g a 内部具有丰富的触发器和i o 引脚，设计周期最短， 具有可编程性和实现方案容易改动的特点。因此系统采用了a d + f p g a 的方案。系统的原理 框图如图3 - l 所示。 10 贵州大学2 0 0 7 届工程硕士硕士学位论文 图3 - 1 系统原理框图 由系统原理图可知，整个数据采集系统主要包括三部分：a d 转换器，现场可编程逻辑 器件f p g a 和数字信号处理器d s p 。a d 为系统的核心芯片，负责将经过调理通道后的模拟信号 转换成数字信号。f f g a 主要完成一些硬件电路的设计，a d 控制码发送电路、数据转换电路、 存储电路和时钟电路。d s p 完成数据处理，本课题对d s p 设计不作要求。 输入的模拟信号经过前置放大器放大后进入采集系统，先经过信号调理电路进行信号的 放大、滤波、使信号带宽限制在需要的范围内，并使信号的幅度与a d c 的量程相匹配：经过 以上处理后，信号被送入采样保持器进行采样，然后被模数转换器量化；转换后的数字量 暂存在f p g a 内部块r a m 设计的f i f o 中，供d s p 读取并处理量化后的数据被送入存储器 进行存储以供处理。 该数据采集电路由信号调理电路、a d 转换电路、f p g a 电路组成。f p g a 主要完成和 d s p 芯片之间数据的缓冲、转换及传递，利用握手信号实现异步通信。该电路工作在1 v p - p 差分工作模式，采用内部电压参考，最高采样频率可达1 0 0m s s 。 首先，f p g a 向a d 的寄存器写入控制字，选择a d 的工作模式；然后f p g a 内部的锁相环对 输入时钟进行倍频，将倍频后的时钟送到外部的锁相环，外部锁相环产生a d 转换器的采样 时钟。a d 开始模拟信号到数字信号的转换，并将转换后的数据送入f p g a 中。而后f p g a 内部 电路将处理后的数据存储在内部存储器中；最后d s p 将存储器中的数据读出。该数据采 集系统如图1 所示。他主要由a d 变换器、先进先出( f i f o ) 存储器、接口电路和控制电路 等组成。系统有2 种工作模式：内触发模式和外触发模式。工作于内触发模式时，在主机( 数 字信号处理机或p c 机) 的控制信号作用下，a d 变换器采集的数据存入f i f o 中，当f i f o 存满 时发出满信号，并停止写入，等待主机读出数据。主机收到满信号时，通过接口电路向f i f o 发出读使能信号和读时钟，读出存储的数据。工作于外触发模式时，主机发复位信号对整个 系统复位，使之处于准备状态，等待外触发脉冲的到来，外触发信号到来时开始把a d 变换 器采集的数据写入f i f o ，当f i f o 存满时发出满信号，并由主机读出数据。a d 9 2 8 8 的模拟输入 端和时钟输入端都要求差分输入。模拟信号输入的适配电路采用a d 8 0 3 2 差分驱动器；时钟信 号输入采用e c l 驱动器 c 1 0 0 e l l 6 。 在高速数据采集系统中，由于模数转换的速率很高，通常都采用分路数据输出的结构。 基于这种思想，a d 9 2 8 8 内部将数据分为a ，b 两路输出，同时提供2 个彼此反相的时钟( d c o + 和d c o - ) ，以便后续设备锁存数据。这就使数据输出速率降低了一倍，从而降低了对存储 贵州大学2 0 0 7 届工程硕士硕士学位论文 器的读写速度要求。系统采用两片f i f 0 对这两路数据进行并行存储。 另外，对于高速数字系统来说，精确的时序控制也是十分重要的，在设计阶段必须加以 精心考虑。由于在主机的控制下向f i f 0 发出的写使能信号与数据锁存时钟不同步，为了确 保两路数据始终以正确的顺序分别存入两片f i f 0 ，必须用数据锁存时钟对写使能信号进行定 位，时序如图2 所示。c l k a 和c l 如分别为a ，b 两片f i f 0 的写时钟，他们是由d c o + 经时钟调整电 路后而得到的；t 为c l l ( 和c l k 之_ 问的相位差；舵。为在主机的控制下向f i f 0 发出的写使能 信号；c l k 由c l k 一延时后得到，作为写使能信号的定位时钟；w b m 为f i f 0 的写使能信号。 3 2 关键器件的选择 整个系统的关键器件包括d 转换芯片，现场可编程逻辑阵列f t g a 。 3 2 1a d 器件的选择 a d 变换是数据采集的重要部分，如何根据系统设计的要求来选择合适的高速的a t ) 昵? 目前高速a d 转换器主要有：闪烁式或全并行a d c 、分级式a d c 和每级一位式a d c 闪烁式或全并行a d c ( f l a s ho rp a r a l l e la d c ) 是一种转换速率最快的a d c ，它采用大量的 比较器和电阻器，一个n 位闪烁式a d c 需要2 n 个电阻器和2 0 - 1 个比较器。闪烁式a d c 要 实现快速转换，每个比较器必须在相当高的功率状态下工作，其存在的问题是有限的分辨率、 功耗大和芯片尺寸大( 成本商) 。分级式a d c 又称流水线或多级式a d c ( s u b r a n g i n g ， p i p e l i n e d ，m u l t i s t e pa d c ) ，它是将两个或多个较低分辨率的闪烁式a d c 组合起来构成一个 高分辨率、高转换速率的a d c 。分级式a d c 转换速率虽然没有单纯的闪烁式a d c 快，但 它比逐次逼近式要快得多，而且在分辨率相同的情况下其电路的复杂性和功耗大大低于闪烁 式a d c 。 现代高速a d c 的主要特点是：1 集成度高，将基准电压源、采样保持器和增益放大器 等外围单元与a d c 一起集成在一块芯片上。2 单电源高性能。3 低功耗、低价格。 本课题要求实时采样率5 0 m s p s ，输入模拟带宽2 0 m h z ，综合考虑选用美国模拟器 件公司( a d l ) 的a d 9 2 8 8 ，a d 9 2 8 8 是一款双8 b i t 高速模数转换器，两个a d c 可以独立工作， 它可以提供与单通道a d 转换器同样优异的动态性能，但比使用2 个单通道a d 转换器具有 更好的抗串扰性能。a d 9 2 8 8 分三个型号，采样率最高分别为5 0 m s s ，8 0m s s ，1 0 0m s s ： 功耗分别为1 5 6 m w ，1 7 1m w ，1 8 0m w 。内部集成了跟踪保持电路和基准电路，单电源工作。 平行输出接口，兼容t t l c m 0 s 格式，工业标准温度工作范围，4 8 p i nl q