毕业论文基于fpga的dds信号发生器的设计开题说明书

毕业设计（论文）材料之二（2）本科毕业设计(论文)开题报告题目： 基于FPGA的DDS信号发生器的设计 课 题 类 型： 设计 实验研究 论文 学 生 姓 名： XXX学 号： 0000000000专 业 班 级： XXXX学 院： 电气工程学院指 导 教 师： XX开 题 时 间： 201X年X月X日201X年 X月X 日一、毕业设计（论文）内容及研究意义（价值）本问设计基于FPGA的DDS的信号发生器，主要满足一下几个要求：1. 通过编程产生正弦波、方波、三角波信号基波；2. 有足够宽的频率；3. 输出的信号电压能在一定范围内调节；研究意义信号发生器是一种常用的信号源，它是一种为电子测量和计量工作提供信号的设备,信号源作为一种基本电子设备无论是在教学、科研还是在部队技术保障中，都有着广泛的使用。在测试、研究、调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。随着科学技术的发展和测量技术的进步经济的发展，对信号源的要求越来越高，传统的信号发生器大多采用专用芯片或单片机或模拟电路，成本高、控制方式不灵活,已无法满足目前日益发展的数字技术领域科研和教学的需要。但近几年随着FPGA和DDS技术的快速发展和广泛应用，它具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点。其在信号发生器上的应用得到了很好的认同，很好的解决了有传统信号发生器带来的一些问题，信号发生器己成为测试仪器中至关重要的一类，因此开基于FPGA的DDS发信号发生器具有重大意义。二、毕业设计（论文）研究现状和发展趋势（文献综述）信号发生器的国内外现状和应用近几年随着FPGA和DDS技术的快速发展，基于FPGA实现的DDS信号发生器不仅能产生传统函数信号发生器说能产生的波形，还可以产生任意编辑的波形，这是其他频率合成方式所没有的。通过DDS这种方法产生任意波是一种简单且具有频率分辨率极高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻、有效的降低成本等优点，这都是其他方法所无法比拟的。在教学、科研和各种技术保障中，都有着广泛的使用。同时由于自身特点决定了它存在着以下两个比较明显的缺点：一是输出信号的杂散比较大，二是输出信号的带宽受到限制。当然这些问题已随着技术的发展这些问题正在得到解决。如通过增长波形ROM的长度减小相位截断误差。通过增加波形ROM的字长和D/A量化误差。在比较新的DDS芯片中普遍都采用了12bit的D/A转换器，分析DDS频谱特性，提出了一些降低杂散功率的方法，用随机抖动法提高无杂散动态范围。通过采用先进的工艺和低功耗的设计和提高DDS芯片工作频率，获得频带比较宽的信号了。自80年代以来各国都在研制DDS的产品，并并广泛应用于各个领域。其中以AD公司的产品比较具有代表性。如AD7008、AD9850、AD9851、AD9852、AD9858等。其系统时钟频率从30MHz到300MHz不等，其中AD9858更是达到了1GHz。这些芯片还具有调制功能，内部也都集成了D/A转换器，精度最高可达到12bit。同时都采用了一些优化设计来提高性能。通过流水技术的使用提高了相位累加器的工作频率和字长，从而使得DDS芯片的输出频率和频率分辨率进一步的提高。同时为了抑制杂散，这些芯片大都采用了随机抖动法提高无杂散动态范围。基于FPGA实现的DDS信号发生器和以前相比有着灵活的接口和控制方式，可以通过PC机界面的程序进行任意波形的编辑。除了在仪器中的应用外，DDS在通信系统和雷达系统中也有重要的用途，在国计民生中也扮演着重要角色。三、毕业设计（论文）研究方案及工作计划（含工作重点与难点及拟采用的途径）此研究项目采用具有高精度，防干扰等优点的信号发生器，结合DDS系统技术，设计完成的系统具有信号相位噪声低、可编程、全数字化易于集成、体积小、重量的降低成本等特点，从而克服了传统信号发生器系统成本高、控制方式不灵活的缺点。工作重点与难点：1：用VHDL来实现硬件软件化；2：相位噪声有改善；3：进行精确调整，使之有很好的稳定性。设计方案:控制电路正弦波、方波、三角波信号产生模块输出电路D/A转换波形选择模块幅度控制/电位器频率控制模块/计数器模块1KHZFPGA图1 总体设计框图工作计划:学生姓名XXX专业电子信息工程起止日期（日/月）周次内 容 进 程备 注2.21-.271接受设计的课题，查找相关参考文献和资料2.28-3.062查阅资料，熟悉课题，写开题报告3.07-3.133查阅资料，熟悉课题，写开题报告3.14-3.204熟悉具体实现技术途径，确定开题报告3.21-3.275进行开题报告会，硬件电路总体方案设计3.28-4.036方案设计4.04-4.107方案设计4.11-4.178对VHDL进行研究学习4.18-4.249软件功能分析软件模块的确立，编写软件4.25-5.0110软件修改与完善5.02-5.0811调试5.09-5.1512继续调试，修改硬件电路和软件代码5.16-5.2213实现基本功能5.23-5.2914论文的撰写,完成论文初稿并提交5.30-6.0515自我修改毕业论文6.06-6.1216根据老师指导，改善不足之处，总体完善6.13-6.1917完成论文终稿，提交论文终稿6.20-6.2618准备好自述讲稿，打印，参加论文答辩四、主要参考文献1王冠，王鹰，黄熙Verilog HDL与数字电路设计M北京：机械工业出版社，20062胡振华.VHDL与FPGA设计M北京：中国铁道出版社,20033杜慧敏，赵全良.基于Verilog的FPGA设计基础M. 西安：西安电子科技大学出版社,20064VHDL语言100例详解.北京理工大学ASIC研究所M.北京：清华大学出版社，19995Volnei A.Pedroni. Circuit Design with VHDLM.北京：电子工业出版社，20096薛文. DDS任意波形发生器的设计与实现D. 南京理工大学硕士学位论文，20047潘登. 基于DDS技术的可编程任意波形发生器D. 武汉大学硕士学位论文，20048帅倩等.基于FPGA的DDS设计及实现J.现代电子技术.2010,(13):90-929谢立锋. 基于FPGA的DDS信号发生器的简单实现J.沿海企业与科技.2007,(12):53-5510刘冬香. 基于VHDL语言的函数发生器的设计J.机电工程技术.2007,36(8):40-4311高士友等. 基于FPGA的DDS信号发生器设计J.现代电子技术.2009,(16):35-3812宋仲康. 基于VHDL语言的信号发生器的设计与实现J.工业控制技术.2007,(8):80-8313杨威. 利用FPGA实现DDS信号发生器的研究J.山西农业大学学报.2007,23(3):329-33214李晓明等. 在信号发生器中DDS_FPGA的应用J.现代电子技术.2006(9):78-8015蔡丽等. 基于FPGA技术的多功能DDS信号发生器设计J.仪器技术.2007,8:16-1816Understanding Direct Digital Synthesis (DDS)J.National instruments Corporation17Michael .D .Ciletti ,Advanced Digital Design with the Verilog HDLM.北京：电子工业出版社，2004 18阎石.数字电子技术基础M.北京：高等教育出版社，200819樊昌信，曹丽娜.通信原理M.北京：国防工业出版社，201020 /21 /kns50/22 /23 /外文文献：Understanding Direct Digital Synthesis (DDS)(Reference from national instruments Corporation)Overview:National Instruments signal generators utilize a technology known as direct digital synthesis (DDS) to generate signals at precise frequencies and implement phase-continuous sweeping. This whitepaper describes the fundamental operation of DDS.This tutorial is part of the National Instruments Signal Generator Fundamentals series. Each tutorial in this series will teach basic concepts about the architecture,features, or applications of signal generators.National Instruments function generators are able to achieve 0.355 Hz of frequency precision using a technology called direct digital synthesis (DDS). DDS works by first storing a large repetitive waveform in onboard memory. For National Instruments products, any single cycle of a waveform (sine, triangle, square, arbitrary) can be represented by exactly 16,384 points and stored into memory. Once the waveform is stored into memory, it can be generated at very precise frequencies.Signal Generators Fundamentals: Introduction to Direct Digital Synthesis.DDS Memory Utilization:Function generators utilize DDS to generate periodic signals at precise frequencies by choosing samples from memory rather than generating all samples of a waveform. By contrast, arbitrary waveform generators (AWGs) generate each sample of a waveform that is stored into memory. While AWGs allow a user to precisely define the waveform that is being generated, they are limited in the frequency precision they can achieve, particularly at high frequencies. By contrast, we illustrate how a function generator is able to generate a 21 MHz sinusoid, even though its frequency is not a direct multiple of the sample rate. This is illustrated in the graph below: Waveform MemoryGenerated Signal(21MHz)Sample Clock(100MHz) t0 t5 timeFigure 1: 21 MHz Sine Generation using DDSFrom the figure above, we notice that the frequency of the sinusoid is not a divisor of the sampling rate. As a result, generating a 21 MHz sinusoid would be difficult with an AWG sampling at 100 MS/s. Function generators, on the other hand, use DDS to store a 16,384 sample waveform in memory. With each clock cycle, the appropriate sample is chosen from a lookup table and then generated. As a result, we are able to generate signals at precise frequencies while supplying the digital-to analog converter (DAC) with a constant 100 MHz clock.Functional Overview:The actual implementation of DDS requires a look-up table to determine the phase output signal at any point in time. The following figure shows the building blocks for direct digital synthesis-based waveform generation.Direct Digital Synthesis(DDS)Bit0Bit1Phase Accumulator（48-Bit）Look TableDAC48Bits14Bits16BitsSampleClockBit34DesireFrequencyBit466Bit47Figure 2: Direct Digital Synthesis Block Diagram As the figure above illustrates, a phase accumulator compares the sample clock and desired frequency to increment a phase register. Again, the fundamental idea is that we can generate signals with precise frequencies by generating an appropriate sample based on the phase of that frequency at any point in time. In addition, by representing our waveform with 214 (16,384) points, we are able to represent exactly 16,384 phase increments with our lookup table.The phase accumulator uses simple arithmetic operations to calculate the lookup table address for each generated sample. It does this by dividing the desired frequency by the sample clock and multiplying the result by 2. This number is based on the bit resolution of the phase register. For NI signal generators, a 48-bit phase register is used for maximum precision. Of these, 34 bits are used to store the remainder phase, and 14 bits are used to choose a sample from the lookup table.Thus, the phase accumulator produces a 14-bit address that corresponds to the exact phase of the signal. For example, an address of 00000000000000 corresponds to 0. On the other hand, an address of 11111111111111 corresponds to 359.978. Thus, the signal generator can use this address to control the phase of the signal at any point in time. This is shown below: Phase AccumulatorDivideDesiredMultiplyFrequency To Phase Register AdderSample48Bits Clock 248PhaseRegisterFigure 3: Computation of the Phase Register As the diagram suggests, the phase accumulator is able to represent the phase of the generated signal with 2 points of precision. However, because we only have 214 available points in our waveform, only the 14 most significant bits of the phase register are used in the lookup table. The remaining 34 bits are used to store the remainder of the phase increment. This remainder enables the DDS precision by ensuring that the lookup table will return the appropriate phase information after the phase register rolls over (once per period of the waveform).Applications:Because direct digital synthesis enables generation of periodic signals at very precise frequencies, it is useful for applications required phase-continuous frequency sweeping. One common application is filter characterization. A block diagram of a typical system setup is shown below:25MHz FilterPXI-51522Gs/s DigitizerPXI-540680MHz FGENFigure 4: Block Diagram of Low Pass Filter CharacterizationIn this application, a function generator is used to sweep a sinusoid across a wide frequency range in discrete frequency steps. Using direct digital synthesis, we are able to ensure that the signal generated at each step in the frequency sweep is accurate to within 0.355 Hz. As a result, you are able to more accurately characterize the analog filter by generating a wider range of frequencies.中文译文：理解直接数字合成 (DDS)（参考文献来自national instruments Corporation）概述： 美国国家仪器信号发生器利用技术称为直接数字合成(DDS)来生成信号在精确的频率和执行阶段连续扫。本白皮书描述 DDS 的基本操作。本教程是国家仪器信号发生器的基础系列活动的一部分。在本系列中的每个教程将教体系结构、 功能或信号发生器的应用程序有关的基本概念。国家文书函数发生器是能够实现的使用称为直接数字合成（DDS）技术的频率精度0.355Hz。DDS工作的第一次在板载内存中存储大型的重复性波形。民族乐器产品，任何单一的波形周期(正弦、三角形、方形、任意)可以由完全 16384 点和存储到内存中。一旦波形存储到内存中，它可以生成非常精确的频率。信号发生器的基础： 直接数字合成的简介。DDS 内存利用率： 函数发生器利用DDS样品从内存中的选择，而不是生成所有样本的波形生成周期信号在精确的频率。相比之下，任意波形发生器（AWGs）生成每个样本的波形存储到内存中。AWGs允许用户以精确定义正在生成的波形，虽然他们在他们可以实现，特别是在高频率的频率精度有限。相比之下，我们说明了如何函数发生器是能够产生21MHz正弦波，即使其频率不是直接的采样率的多。下图说明了这一点：波形存储产生的信号（21MHz）采样时钟（100MHz） t0 t5 时间图1： 21 MHz 正弦代使用 DDS从上面的图中，我们看到的正弦波频率不是采样率的除数。因此，生成21MHz正弦波会困难AWG采样在100MS/s。函数发生器，另一方面，使用DDS16384样本波形存储在内存中。与每个时钟周期，适当的样本是选择查找表中，然后生成。因此，我们将能够生成精确的频率信号同时提供数字-模拟转换器（DAC）与恒100MHz的时钟。功能概述： DDS的实际执行情况需要查找表，以确定相输出信号在任一时间点。下图显示了直接数字合成基于波形生成的构建基块。直接数字频率合成器 (DDS)Bit1相位累加器（48-Bit）查表DAC48Bits14Bits16Bits采样时钟Bit34要求的频率Bit466Bit47图2： 直接数字合成块图如上图所示，相蓄能器比较采样时钟和所需的频率递增阶段登记册。再次，基本的想法是我们可以通过生成适当的样本，基于时间的任何一点，频率的阶段生成精确的频率信号。此外，由代表我们波形 (16384)214 点，我们是能够代表我们查阅表格的完全16384相增量。相蓄能器使用简单的算术运算计算的查找表地址，为每个生成的样本。这是所需的频率除以采样时钟和结果乘以2。此数字基于阶段登记册的位分辨率。倪信号发生器，48位相注册用于最大精度。其中有34位用于存储的其余部分的阶段，和14位用来选择查找表中的示例。因此，相蓄能器产生的信号的确切阶段相对应的 14 位地址。例如，00000000000000 地址对应于0。另一方面，11111111111111 地址对应于 359.978 。因此，信号发生器可以使用此地址来控制时间的任何一点的信号的阶段。相位累加器Divide要求的频率Multiply 到相位寄存器 Adder采样48Bits时钟 248相位寄存器图3：阶段登记册的计算如图所示，可以表示生成的信号相2个点的精度相蓄能器。不过，因为我们只在我们的波形214可用点，只有14最高有效位相登记册的用于查找表中。其余的34位用于存储相增量的其余部分。这个余数DDS精度通过确保查阅表格将返回适当的相位信息后阶段登记册滑过 (波形内每一次)。应用程序： 由于直接数字合成器周期信号频率非常精确的一代，很有用的应用程序所需的阶段连续扫频。一个常见的应用是筛选器的表征。PXI-51522Gs/s DigitizerPXI-540680MHz FGEN25MHz Filter图4：低通滤波器表征的方块图在此应用程序中，函数发生器用于扫过宽的频率范围在离散频率的步骤中的正弦波。使用直接数字合成，我们能够确保在每个步骤中频率扫描生成的信号是精确到0.355Hz内。因此，你是能够更准确地描述通过生成一个更广泛的频率范围的模拟的筛选器。指导教师意见 签名： 月 日教研室意见 教研室主任（签章）： 月 日评审小组意见 参加评审人员（签字）： 月 日 41附件1： 大学本科毕业论文（设计）工作程序要求阶段工作程序及要求完成时间第一阶段（准备阶段）（一）确定题目和指导教师1.学院（系）成立毕业论文（设计）领导小组；2.学院（系）向教师（具有讲师以上职称或具有研究生学历的助教）分派指导论文（设计）任务，院（系）公布备选题目一览表；3.学院（系）召开指导教师和学生参加的毕业论文（设计）布置大会；4.学生根据自己的专业兴趣、学术特长选定论文题目，确定指导教师，也可与指导教师协商后确定论文题目；5.学院（系）将选题结果汇总成表，报教务处实践教学科备案。每学年第一学期第8周前（二）做好论文开题、写作的准备工作1.指导教师向学生传达毕业论文（设计）要求及有关管理规定，师生沟通交流课题任务，使学生正确理解课题，为开题做准备；2.学生确定论文题目后，应在指导教师的指导下进行文献检索、实习调研以及实验等论文前期准备工作。每学年第一学期第8周以后第二阶段（开题及写作阶段）（三）做好开题报告教研室组织教师指导学生做好开题报告，院（系）检查开题情况，教务处抽查。每学年第二学期第2周前（四）认真进行毕业论文（设计）指导、检查工作。1指导教师做好指导工作，定期检查学生的工作进度和质量，及时解答和处理学生提出的有关问题；2学院（系）要随时了解、检查论文写作进展情况，及时研究协调处理毕业论文写作过程中的有关问题。每学年第二学期（五）毕业论文中期检查教研室组织中期毕业论文检查工作，做好记录，学生须向指导教师汇报工作进度和工作质量，并填写中期检查表。每学年第二学期第8周第三阶段（评审答辩阶段）（六）指导教师评定毕业论文答辩前一周，学生将毕业论文交指导教师，指导教师需认真审阅，写出评语和评分。每学年第二学期第13-14周（七）评阅老师评阅毕业论文学院（系）或教研室安排有关教师，详细评阅每个学生的毕业论文，给出评分。（八）组织答辩学院（系）成立答辩委员会，组织答辩小组对学生进行论文答辩，答辩日程安排通知教务处，并做好答辩记录，给出答辩成绩。每学年第二学期第15周前（九）综合评定成绩学院（系）组织专门人员检查评分标准执行情况，进行成绩汇总和统计；毕业论文成绩及时报送教务处。每学年第二学期第15周前（十）毕业论文归档管理学院（系）收集并整理归档毕业论文有关材料，包括鉴定表（2份）、开题报告（1份）、中期检查表（1份）、评分表（1份）、论文（设计）（1份）及相应电子文档，填写本科生毕业论文（设计）工作总结表，一份交教务处实践教学科。每学年第二学期第16周前（十一）校级优秀毕业论文评选每学年第二学期第17周前注：1.提前或推延进行毕业论文（设计）的，各阶段要求相同，日程自定；2.毕业论文（设计）工作三个阶段时间安排，可根据各专业特点适当调整。 附件2： 大学本科毕业论文（设计）撰写规范一、毕业论文（设计）文本结构毕业论文（设计）主要由8个部分组成：封面；目录；题目；中外文摘要；正文；参考文献；谢辞；附录。二、毕业论文（设计）各部分规范1. 封面封面按学校规定的格式填写，包括论文（设计）题目、作者姓名、指导教师姓名、学科专业等内容。2. 目录目录由毕业论文（设计）各部分内容的顺序号、名称和页码组成，目次中的内容一般列出二级标题即可。目录应该用“”连接名称与页码。3. 题目论文（设计）题目要恰当、简明、凝练，能够反映论文的主题及其内容，做到文、题贴切。题目中不使用非规范的缩略词、符号、代号和公式，通常不采用问话的方式。题目所使用的词语应当考虑到有助于选择关键词和编制题录、索引等。题目的中文字数一般不超过20个字，外文题目不超过10个实词，中外文标题应一致，居中编排格式。4. 中外文摘要及关键词摘要是对毕业论文（设计）内容不加注释和评论的简短陈述。摘要主要是说明研究工作的目的、方法、结果和结论。摘要应具有独立性和自含性，即不阅读全文，就能获得毕业论文（设计）必要的信息，使读者确定有无必要阅读全文。摘要中应用第三人称的方法记述论文的性质和主题，不使用“本文”、“作者”等作为主语，应采用“对进行了研究”、“报告了现状”、“进行了调查”等表达方式。排除在本学科领域已成为常识的内容，不得重复题目中已有的信息。语句要合乎逻辑关系，尽量同正文的文体保持一致。结构要严谨，表达要简明，语义要确切，一般不再分段落。对某些缩略语、简称、代号等，除了相邻专业的读者也能清楚理解的以外，在首次出现处必须加以说明。摘要中通常不用图表、化学结构式以及非公知公用的符号和术语。毕业论文（设计）的摘要包含中文摘要和外文摘要。中文摘要字数约为200300字，外文摘要约为200300个实词。关键词（Keywords）是为了文献标引，从汉语主题词表或论文中选取出来，用以表示全文主题内容信息的词语或术语。关键词不宜用非通用的代号和分子式。关键词一般为36个。关键词的排序，通常应按研究的对象、性质（问题）和采取的手段排序。中文关键词两词之间应留出一个汉字的空间，不加任何标点符号；外文关键词之间用分号隔开。5. 正文毕业论文（设计）的正文包括前言（引言）、正文、结论三个部分。外语类专业毕业生必须用所学专业外语撰写。毕业论文（设计）的篇幅一般6000字左右。(1)前言（引言）前言（引言）主要说明研究工作的目的、范围，对前人的研究状况进行评述分析，阐明研究设想、研究方法、实验设计、预期结果、成果的意义等。(2)正文正文是对研究工作与研究内容的详细表述，一般由标题、文字、表格或公式等部分组成。该部分要运用选定的研究方法分析问题、论证观点，尽量反映出研究能力和学术水平。正文是毕业论文（设计）的核心部分，占据主要篇幅。正文是论文的主体，要求观点清晰、论点正确、论据可靠、论证严密、层次清楚。正文中的图表和计量单位要规范。图须有序号、图题、图例、量和单位，图序号须用阿拉伯数字，与图题空 1 格，写在图下方；表格采用 3线表，表头线和表尾线为粗黑线，表两边不要串写文字，表序号须用阿拉伯数字，与标题空 1格，写在表上方；一律使用法定计量单位。(3)结论结论是对整个研究工作进行归纳和总结。结论应当准确、完整、明确、精练。如不可能导出应有的结论，也可以没有结论而进行必要的讨论，阐述本课题研究中存在的问题及进一步开展研究的建议。6. 谢辞（致谢）谢辞（致谢）是对给予各类资助、指导和协助完成科研工作，以及提供各种条件的单位和个人表示的感谢。谢辞应实事求是。7. 参考文献文后参考文献，是论文的重要组成部分，按顺序和规定的格式列在正文之后。所列出的文献，应当是作者亲自阅读或引用过的，出处要翔实，要进行核实查对。所引用的文献应是公开出版的刊物或著作，内部刊物一般不引用。正文中参考文献的标注方法，是在引用文字（即所引用的词组、句子、段落等）结束处的右上角标出参考文献序号。全文参考文献的序号要按照从小到大的次序排列，某一文献多次引用时，要用同一序号标出。文后参考文献的编写方式，是依正文中参考文献序号的次序排列所有的参考文献，且一个参考文献只能出现一次。8. 附录凡不宜收入正文中而又有价值的内容，可编入毕业论文的附录中。附录内容主要包括：正文中所使用公式的推导与证明过程；使用的主要符号、单位、缩写、程序全文及其说明等；在正文中无法列出的实验数据；重复性数据图表；调查问卷等。附件3： 大学本科毕业论文（格式）格式（理科）（说明：本表供理工科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方(天头)和左侧(订口)分别留边25mm，下方(地脚)和右侧(切口)应分别留边20mm，装订线5 mm，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，行距为单倍行距；一级标题段前段后为0.5行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框！）（顶头空2行）目 录（4号黑体，居中）摘要1关键词1Abstract1Key words1引言（或绪论）11材料与方法Y1.1材料 Y1.2方法 Y1.2.1Y1.2.2Y1.2.3Y1.2.4Y2Y2.1Y3 Y（略）X （正文第X章）Y致谢Y参考文献Y附录A （必要时）Y附录B （必要时）Y图1 （必要时）Y图2 （必要时）Y表1 （必要时）Y表2 （必要时）Y注：1. 目次中的内容一般列出“章”、“节”、“条”三级标题即可；2X、Y表示具