数字电路课程设计-数字电子钟.doc

辽 宁 工 学 院 课 程 设 计 说 明 书（论 文） 辽辽 宁宁 工工 业业 大大 学学 数字电子技术基础数字电子技术基础 课程设计（论文）课程设计（论文） 题目：题目： 数字电子钟数字电子钟 院（系）：院（系）： 电子与信息工程学院电子与信息工程学院 专业班级：专业班级： 电子电子092092 学学 号：号： 0 09040403190404031 学生姓名：学生姓名： 罗哲罗哲 指导教师：指导教师： 关维国关维国 （签字） 起止时间：起止时间： 2011.12.122011.12.23 辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文） - 2 - 课程设计（论文）任务及评语课程设计（论文）任务及评语 院（系）：电子与信息工程学院 教研室：电子信息工程 学号090404031学生姓名罗哲专业班级电子 092 课程设计 题目 数字电子钟 课程设计（论文）任务 设计参数： （1）能直接显示时、分、秒十进制数字 （2）具有校时功能。 （3）具有整点报时功能。 （4）采用中、小规模数字集成电路实现。 （5）利用 ewb 进行计算机仿真。 设计要求： 1 .分析设计要求，明确性能指标。必须仔细分析课题要求、性能、指标及应用 环境等，广开思路，构思出各种总体方案，绘制结构框图。 2 .确定合理的总体方案。对各种方案进行比较，以电路的先进性、结构的繁简、 成本的高低及制作的难易等方面作综合比较，并考虑器件的来源，敲定可行方 案。 3 .设计各单元电路。总体方案化整为零，分解成若干子系统或单元电路，逐个 设计。 4.组成系统。在一定幅面的图纸上合理布局，通常是按信号的流向，采用左进 右出的规律摆放各电路，并标出必要的说明。 进度计划 1、布置任务，查阅资料，理解掌握数字电子钟的设计要求。 （1 天） 2、确定数字电子钟技术指标，设计方案框图。 （2 天） 3、设计各中间级电路的电路图。 （2 天） 4、绘制整体电路图，确定其工作原理。 （2 天） 5、对系统进行仿真，完成整体电路图并性能分析。 （2 天） 6、撰写、打印设计说明书（1 天） 指导教师评语及成绩 平时： 论文质量： 答辩： 学生签字： 总成绩： 指导教师签字： 年 月 日 辽 宁 工 业 大 学 课 程 设 计 说 明 书 （论文） - 3 - 摘要 实现电子钟的方法有很多，如用单片机或纯数字电路实现。本文主要讲述电子钟的 纯数字电路设计，即不包含软件部分。而单纯的硬件电路对于初学者掌握最基本的电学 原理是有着重要作用的。 本文主要包含脉冲发生电路设计、计数器设计和控制电路设计三部分。产生脉冲的 方式本文将介绍三种，这三种方法各有千秋，有的易于实现，有的稳定性能很好。脉冲 发生在这个设计中主要有两个作用，一个是作为时基信号，另一个是在整点报时的时候 驱动扬声器发生。在计数器部分，本文采用了异步计数的方式，并阐述了不使用同步法 计数的主要原因。实现数字电子钟需要使用六片4位二级制计数器分别组成十进制，六进 制，和二十四进制的计数器。数字电子钟的校对功能同样重要，本文给出了通过手动开 关和数字（电路）控制开关来实现校对功能的方法。即对计数器而言，既可以通过改变 时钟信号来校准，也可以通过读取预置数来校准。本文也包含了显示电路单元的设计， 以及实物的制作等内容。 本文最终的实现方案可行性将在第五章中详加叙述。同时将说明在设计方面存在的 不足以及改进的方法。 本科生课程设计（论文） 0 目录 第 1 章 绪论 1 第 2 章 脉冲发生电路的设计 2 2.1 方案一：555 定时器外接 rc 元件构成多谐振荡电路 .2 2.2 方案二：用 cd4060 外接晶振的振荡电路.2 2.3 方案三：用双三极管组成的振荡电路3 第 3 章 计数器设计 5 3.1 异步电路实现方法5 3.2 同步电路实现方法7 第 4 章 控制电路设计 9 4.1 校准功能的实现9 4.2 led 显示电路 .10 4.3 整点报时功能的实现.11 第 5 章 实际电路的制作和调试 .12 5.1 秒脉冲和分脉冲模块.12 5.2 时、分计数及显示模块.13 5.3 电源和扬声器模块.13 第 6 章 课程设计总结 .14 参考文献 15 附录 1 整体电路图16 附录 2 器件清单17 本科生课程设计（论文） 0 第 1 章 绪论 实现电子钟的方法有很多，如用单片机或纯数字电路实现。本文主要讲述电 子钟的纯数字电路设计，即不包含软件部分。虽然在软件与硬件的界限逐渐不甚 清晰的今天，纯硬件电路的应用已愈来愈少，但单纯的硬件电路对于初学者掌握 最基本的电学原理仍有重要作用。也可以说，搞好硬件电路的设计与开发，是软 件编程的基础。 本文主要分三部分来阐述数字电子钟的设计。即时钟发生器的设计，计数器 设计和控制电路的设计。 其中，时钟发生器的原理较为简单，本文介绍了三种实现方法，分别是 “555 定时器外接 rc 元件构成多谐振荡电路” 、 “用 cd4060 外接晶振的振荡电 路” 、 “用双三极管组成的振荡电路” 。后者较为复杂。主要体现在各片计数器之 间的关系上。由于同步法实现起来有诸多问题，所以第三章本文将主要介绍异步 的实现方法。第四章的控制电路的设计主要通过 74161 芯片读取预置数的功能来 实现。 设计数字电子钟，计数器是核心环节，主要通过计数器芯片和与非门电路等 互相搭配来实现。第三章和第四章的介绍仅限于理论的分析，对其实际操作的环 节将在第五章中着重介绍。其重点在于是同步控制还是异步控制，是利用读数清 零，还是令其强制清零。同时，由于可以实现的计数器有很多。但不同的芯片其 功能有不尽形同，在设计的时候，要求设计者要能区分这其中细微的差别。 本科生课程设计（论文） 1 第 2 章 脉冲发生电路的设计 2.1 方案一：555 定时器外接 rc 元件构成多谐振荡电路 555 定时器是一种常见的时钟发生电路。它具有电路结构简单，使用的外围 元件少等特点。 由 555 定时器构成的多谐振荡器由电阻 r1、r2， 电容 c 以及旁路电容 cp 等组成。其输出频率： 2ln221 1 crr f 当 f=1hz 时，若选 c 为 1f 的电解电容，取 ln2=0.69，得 r1+2r2=1449.275k。令 r1=1m，r2=449.275k。若 r2 用 220k+220k+6.8k+10k/3.3k 的形式替换，可得到周期为 1.00000403s 的脉冲。 2.2 方案二：用 cd4060 外接晶振的振荡电路 本电路主要由 14 位二进制串行计数器 cd4060 和 jk 触发器 cd4027 组成。 14 位二进制计数器 cd4060 内部含有一个由非门电路组成的振荡器，在 cd4060 的 10、11 脚之间接上一个 32.768khz 的晶体，就可以构成一个振荡器， 其输出脉冲经过施密特整形电路整形后送入内部进行计数、分频，经 214=16384 分频，在输出端可得到 2hz（）的标准信号。再经一级 cd4027hz2 2 hz32768 14 组成的 2 分频电路分频，即可得到秒脉冲信号。 u co 5 u 11 6 u 12 2 u o 7 vcc 8 rd 4 v o 3 gnd 1 55 5 jp? v c c cp 10n r1 r2 c 图 2-1 555 多谐振荡电路 3 16 10 11 8 13 cd 4060 6 5 3 8 4 7 1 10 cd 4027 r2 1m r1 2.2 k 32.768kh z c2 5/5 0p c1 23p c3 0.0 1p +5v u o g n d 图 2-2 用晶振产生恒定脉冲电路 本科生课程设计（论文） 2 电路中 c2 为微调电容，用来调整晶振的振荡频率。 2.3 方案三：用双三极管组成的振荡电路 电路原理图如下图所示，其中 q1 与 c1 为一组， q2 与 c2 为一组。当前者充电时，当前者充电时， q1 截止，q1 集电极输出高电平（此时 q2 处于导 通状态） ；当 c1 负极电压上升至 q1 的导通电压后， q1 导通，q1 集电极输出低电平，同时 c2 负极瞬 间失电，q2 截止。c2 负极在开始充电，直到 q2 再次导通。 此电路的周期的理论值为 2312 7 . 07 . 0crcrt 图 2-4 对电路进行了仿真测试。蓝色波形为 q2 集电极波形，黑色为 c1 电容 器的负极波形。有图中可看出，c1 从负电压开始充电，当到达 q1 导通电压时 （q1 导通电压约为 0.7v） ，q2 集电极输出高电平。 此 电路原理较为简单，但起振的条件受 rc 值的影 响较大。如当 r1 和 r4 小于 1k 时电路即不可 图 2-3 双三极管组成的振荡电路 图 2-4 双三极管组成的振荡电路波形图 图 2-5 上升延迟时间 本科生课程设计（论文） 3 振荡，若其值稍大，则电容器正极板充电较慢，表现为没有明显的上升沿。 （如 图）由于受限条件较多，所以也很难得出较为精确的 1s 脉冲，故不采用此方案。 本科生课程设计（论文） 4 第 3 章 计数器设计 3.1 异步电路实现方法 计数器由 6 片十六进制计数器 74hc161（或用十进制计数器 74160 亦可）和 其他门电路构成。分别用于模拟电子钟的时、分、秒的个位和十位。 如下图所示，将脉冲信号送入第一片的 clk 端，作为时钟。7 脚（enp） 、1 脚（clr） 、10 脚（ent）均接 vcc。这里需要注意的是如果使用 ttl 集成电路， 且电源电压大于 5.5v，以上需接高电平的各引脚不能与电源直接相连，否则会使 ic 损坏。而如果使用 cmos 集成电路，则多余输入端一定不能悬空，因为电平 不稳会对电路的逻辑情况产生干扰。 图 3-1 分钟信号产生方法 第一片正常工作时，由于时钟频率为 1hz，所以每过 1s 计数一次，也就相当 于电子钟秒的个位数，其工作状态应为 10 进制计数器。由于 74161 是 16 进制计 数器，所以在 q1a 和 q1d 后接与非门反馈到置数端（ld） ，即当输出为 1001 时 等到下降沿读数。之所以不使用复位法清零，是因为复位清零功能不受时钟控制。 如果使用复位法清零，应将与非门接在 q1b 和 q1d 之后再反馈到清零端，这样 就可以在输出“1010” （8421 码的 a）的时刻立即清零。由于不受时钟控制，所 以不必等到时钟下降沿到来，清零过程只是一个瞬间，在数显管上也不会显示出 来。但此种方法形成的脉冲占空比接近于 1，在对下一片作用的时候有效脉冲宽 度有限，所以不采用复位法清零。 0 1 2 3 4 5 6 7 8 9 0 1 2 3 4 5 6 7 8 9 本科生课程设计（论文） 5 （a） （b） 图 3-2 复位清零（a）与置数清零（b）的比较 以第一片的清零信号作为第二片的时钟信号。 第二片相当于电子钟秒的十 位，其工作状态应设置为 6 进制计数器。当其计数到“0101” （bcd 码的 5）时， 维持一个由第一片分频所得的脉冲周期，即等待个位再计数 10 次，然后通过读 取预置数清零。 图 3-3 秒清零信号与十秒清零信号波形 使用双通道示波器的不同量程对这部分电路进行跟踪，其波形如图 3-3.图中 幅值量程大的是第二片的清零信号，幅值小的是第一片的清零信号，即第二片的 时钟信号。从图中可明显看出，当第一片的清零信号（即第二片的时钟信号）下 降沿到来时，读取预置数，将 q2a 和 q2c 的高电平变为低电平，第二片输出 “0000” ，同时第二片的清零信号上升为高电平。显然此清零信号的周期为 1min，所以将其作为下一片 74161 的时钟信号。 上述方法存在一个问题，就是当个位数到 9 时，十位立即计数一次，就是说 是十进制形式的逢九进一，虽然仍是十进制的计数方式，但与电子钟的功能显然 不同。原因从图 3-2 的（b）中可以看出。当个位出现“1001”的瞬间，个位数由 8 跳变为 9，处于下降沿，此下降沿又作为第二片的时钟信号，故第二片在由 8 向 9 跳变的同时就开始计数。 图 3-4 是对上述结论的模拟验证。其中紫色波形表示第二片 74hc161 的输出 q2a。红色是第一片的清零信号。 （注意： 红色线处于低电平时的状态是“1001” ，而 不是“0000” 。 ）显然，个位由 8 到 9 的跳变， 与十位的计数是同步的。 图 3-4 74hc161 的清零时刻 本科生课程设计（论文） 6 解决方法是将第一片的清零信号取反，然后再作为第二片的时钟就可。如图 3-5。 图 3-5 对 74hc161 进位信号的改进 将 3 个上述系统级联可得小时位能计数到 60 点的电子钟。然后再将小时位 进行改动即可。具体方法如下： 对第六片 74hc161 输出端 q6b 取反，准备反馈到 ld6，即将小时的十位设 置成 3 进制计数器。然后将其与前面五片的五个清零信号一同取“或逻辑” ，再 将输出反馈到 ld6。整体电路图如图 3-6。 （注：图示电路图是按 74161 设计的， 74160 则不能正常运行，因为前者下降沿触发，而后者上升沿触发。如果一定要 用 74160 则应去掉图中所有非门） 3.2 同步电路实现方法 与异步实现的方法不同的是，同步电路的所有计数芯片都采用同一时钟进行 控制。将前一片的清零信号送至下一片的 enp 或 ent。同时由于读取预置数是 通过时钟下降沿来工作的，如果所有计数器采用同一时钟，那么就要对输出信号 加 1 再取与非送至 clr。如秒的十位应为 6 进制计数器，则不能取“0101”做与 非，而应是将“0110”取与非，即 q2b 和 q2c 取与非后反馈至 clr。但这样做 就会存在图 3-2（a）所说的有效脉宽过窄不足以驱动下一片芯片的问题。因此不 采用同步法来实现本电路。 本科生课程设计（论文） 8 图 3-6 本科生课程设计（论文） 9 第 4 章 控制电路设计 这部分电路所要实现的功能主要是对电子钟进行校准，实现整点报时和驱动 显示 led 等功能。 4.1 校准功能的实现 综上所述，电子钟在温度，气压等环境条件影响以外，工作中最大的问题就 是时钟信号（秒信号）不准确，造成时间不准的情况出现。至少到目前来看，在 世界范围内都没有时间误差绝对为零的钟表产品，无论是机械表还是电子表。所 以，给电子表添加校准功能是十分必要的。 校准功能主要通过读取预置数来实现。电子表共有 6 位，但秒的个位和十位 没有必要进行校准，所以需要处理的只有四位。 以分钟的个位为例，在其输入端连接四个逻辑开关，用来调整预置数。图 4- 1 中所有电阻均为限流电阻。在实际操作时，逻辑输入可以通过加法器等方法来 实现，从而实现用较少的开关来控制。当设置好预置数后，按下开关 s，使 ld 端为低电平。这时芯片会等待前片送过来的时钟的下降沿，然后读取预置数。但 问题是一定要等到下降沿到来才能读数，而如果是小时的脉冲，不是要等上一个 小时吗？所以需要对时钟进行响应的处理。 图 4-2 是对上述方法进行的改进。该方案中使用到了一个双刀双掷开关。当 开关闭合后，ld端变为低电平的同时，也将输入信号变为电子表的秒脉冲信号。 cl r 1 l o a d 9 e n t 10 e n p 7 cl k 2 rc o 15 a 3 q a 14 b 4 q b 13 c 5 q c 12 d 6 q d 11 74161 v cc r r 1 2 3 4 8 7 6 5 r r?r s? sw spst 图 4-1 预置数法校准 本科生课程设计（论文） 10 这样的话下降沿在 1s 内即可到来。校准用时大大减小。 将此电路扩展到其他三片计数器芯片上，即可实现电子钟的校准功能。此方 法缺点是装置复杂，且如果设置预置数超过了计数器的进制数，电路会出现故障。 其优点是原理简单。 还有一种实现方法与上述类似，但不必读取预置数，即直接对输入脉冲进行 控制。这样就避免了设置预置数时会超出计数器进制数等问题，也与常见的电子 钟更为接近。这种方法较偏重于实际，而不着意对电路进行逻辑分析。较上述方 法灵活许多。 4.2 led 显示电路 cl r 1 l o a d 9 e n t 10 e n p 7 cl k 2 rc o 15 a 3 q a 14 b 4 q b 13 c 5 q c 12 d 6 q d 11 741 61 v cc rr 1 2 3 4 8 7 6 5 r r?r s? sw d pd t 图 4-2 通过双刀开关控制的脉冲分配电路 cl r 1 l o a d 9 e n t 10 e n p 7 cl k 2 rc o 15 a 3 q a 14 b 4 q b 13 c 5 q c 12 d 6 q d 11 741 61 v cc r s 图 4-3 单刀开关的控制方法 bi/rbo 4 rb i 5 l t 3 a 7 b 1 c 2 d 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 sn 74l s48 a bf c g d e d py le d gn 1 2 3 4 5 6 7 a b c d e f g v cc 图 4-4 共阴极数码管驱动电路 本科生课程设计（论文） 11 由于 cmos 可以驱动 ttl，所以显示电路用 cmos 和 ttl 都能驱动。本例 中使用的的是 74ls48.图中电阻为限流电阻，调其阻值可使 led 亮度变化。如图 4-4. 4.3 整点报时功能的实现 整点报时即通过一定的电路使电子钟能够出声。可以用到的设备包括蜂鸣器 和扬声器。让这两个器件的发声的前提是要有变化较快的电压和较大的电流。通 过电平控制 555 可以产生变化的电压，利用单管放大原理（共集电极放大）可实 现对电流的放大。控制器件也无非是三极管、继电器和光电耦合器。 发声电路如图 4-4 由多谐振荡器产生高频振荡信号（约为 1khz） ，经过 q1 等构成的射极跟随器，使电流放大；vin 为控制端，当 vin 为高电平时，q2 管导 通，高频振荡信号驱动扬声器发声。 要实现整点报时首先要考虑报时要持续多长时间。一种比较简单的方案是令 每次整点报时持续 10 秒钟。其具体实现方法是对第二片、第三片、第四片的清 零信号，取或非关系，作为发声电路的控制信号。即当处于 59 分 50 秒到 59 分 59 秒这 10s 的时间内，控制信号为高电平。扬声器发声。 图 4-5 扬声器控制信号产生电路 本科生课程设计（论文） 12 第 5 章 实际电路的制作和调试 制作实际电路，通常采用模块拼接的方式。首先将将总体电路进行分类，将 各个易于整合的部分制成一个个电路模块，各个模块的功能都能实现以后，再将 其拼接在一起，进行整机测试。做样做的好处是方便查找电路故障，思路清晰。 首先是秒脉冲和分脉冲模块。 5.1 秒脉冲和分脉冲模块 用双三极管组成的振荡电路作为信号源用双三极管组成的振荡电路作为信号源 这部分电路由以下元件组成：s9013 三极管两个，22f 电解电容器两个， 红光发光二极管一个，1k1/4w 金属膜电阻两个，1k 贴片电阻一个，10k 贴片电阻 6 个，3.6k 贴片电阻两个。 （使用贴片电阻是为了方便，如果没有， 用直插电阻是一样的。 ） ，芯片有两片 74hc161 和一片 74hc00，以及两个四脚的 接插件。 这个模块有两部分，一部分是按脉冲发生电路中的方案三， “用双三极管组 成的振荡电路”设计的脉冲发生电路。将三个 10k 贴片电阻和一个 3.6k 可得 阻值为 33.6k 的电阻 r，由公式可得产生的脉冲周 2312 7 . 07 . 0crcrt 期为 1.03488s 的秒脉冲。虽然这个数值还不够精确，但已能够满足测试要求，当 测试通过后，可以通过调整电阻和电容的数值使其更为精确。另一个 1k 贴片 电阻用来做发光二极管的限流电阻。放光二极管用来观察电路是否起振，并可粗 略计算脉冲频率。 还有一部分是秒的个位和十位计数器。 测试的时候需要另一个显示电路（如 4.3 节所述） ，用跳线分别测试秒的个位 和十位的数码显示情况。 实测情况是当 vcc 为 5v 时，脉冲可发生，但计数器不工作，其输出为恒定。 将 vcc 向小调节时，计数器逐渐开始工作，直到 vcc 的值降为 1.98v 时，计数 器才能正常工作，第一片的输出保持为 10 进制计数器。 如果一切正常，这时两片计数器应该分别是 10 进制和 6 进制，十位的清零 脉冲取反后将作为下一模块的脉冲，其周期理论值应为 1min，但由于秒脉冲不是 很精确，所以这里的分钟信号的周期也只能是约为一分钟。 本科生课程设计（论文） 13 实测发现，由于 vcc 减小，导致 led 亮度很暗，所以可尝试用另一+5v 电 源单独为显示电路供电。但更换以后，发现 led 不亮，原因是两个电源没有共 地。将两个电源的地连在一起，发现整个模块工作正常。 用用 555 定时器构成的信号源定时器构成的信号源 用 555 定时器构成多谐振荡电路。参数为：r1=79k（可由 68k、10k 和 1k 串联得到） ，r2=33k，c=10f，cp=4.7nf。电路图如图 2-1.这次振荡周期理论可 达到 1.0005s。 计数器部分与上一节完全一致。实测发现电路一切正常。 通过对比可发现，上一节中 74hc161 不正常工作是信号源的缘故，而与其工 作电压无关。有可能是因为当电源较大时，产生的方波波形不标准，导致计数器 无法识别。而一旦电压减小，这种波形的失真会减小，使得计数器又能够识别， 进而可以工作。 另外值得注意的是，555 定时器产生的方波频率也与供电电压有关，实测发 现电压越大，输出频率越大。所以 555 的供电电源应有稳压处理。 5.2 时、分计数及显示模块 这部分模块会用到的芯片会比较多。但种类上只有三种，即 74hc161，74ls48，和 74hc00.焊接的时候先完成显示的部分，即 74ls48 的部 分。ttl 系列集成电路可驱动 coms 集成电路。 74hc161 为上升沿触发，但在 multisim 等仿真软件中，74hc161 一般为下降 沿触发。两者的区别是一次取反后的关系。 5.3 电源和扬声器模块 整机由+5v 供电，所以在这个模块上应有两对接线端用于和另外两个模块进 行连通。最好有稳压电路。发声部分的连接比 4.3 节所述更为简单，只需留出 555 的四号引脚作为控制端口即可。输出经一个限流电阻再接扬声器。这里如果 没有限流电阻，扬声器的声音会很大。限流电阻可选 820，如果过大，则扬声 器的声音会很小。这里建议先用一个