数字逻辑课程设计---全加器的多位加法器电路系统.doc

数字课程设计论文一个全加器的多位加法器电路系统主负责成员：组队成员：所在系：年级专业： 指导老师： 2011年 6 月15日摘 要随着科技的日益发展，电子技术领域的发展有了很大的跨越。加法器在人们的生活中得到了广泛的运用，尤其在计算机方面的内部硬件中更是必不可缺。我们可以使用多位加法器来实现多位二进制数加法的运算，这样，我们就实现了计算机里面二进制数码的计算的一小部分。为了能检验这样的效果，我们设计只用一个全加器实现多位二进制数相加的电路系统。在该设计中，我们主要针对两个四位二进制数相加而出发，该设计采用了双移位寄存器74ls194芯片为整个设计的核心，这样就达到了两个一位二进制数可以实现两个四位二进制数的相加。该设计的思想是：将74ls283这种四位二进制数超前进位加法器的a3a2a1三个运算输入端都连接到5v的电源，以及b3b2b1三个运算输入端都连接地，这样就可以实现两个一位二进制数的相加。再借助两个双移位寄存器74ls194分别对74ls283加法器中的a和b两个输入的二进制数（1或0）的移位。为了解决两个二进制数相加中出现的进位问题，我们在该电路中添加了一个74ls74的触发器来对两个二进制数的进位的保存和输出。以上的设计思路可以通过加法器、移位寄存器以及触发器来帮助我们实现四位二进制的加法。最后，我们可以借助5个二极管来显示我们要设计的效果。整个硬件实物完成后可以通过电路箱进行供电，使用方便；显示的效果相对较小，操作简单。只要手动控制a和b的输入、点动移位开关以及脉冲开关就可以看到效果。关键词：74ls283超前进位加法器 双移位寄存器74ls194 74ls74触发器 四位二进制的加目 录1、前言42、测量范围43、方案设计4 3.1 方案设计简图4 3.2系统硬件各部分介绍组成5 3.2.174ls194寄存器介绍5 3.2.2. 74ls74触发器介绍7 3.2.3.74ls283加法器介绍12 4、电路箱上的电路设计164.1设计思想16 4.2原理图设计185、 multisim软件上的仿真196、实验及调试196.1、硬件实物19 6.2 硬件实物说明与使用说明20 6.2.1硬件实物说明20 6.2.2 使用说明217、操作结果评价218、结束语221、前言 通过采用移位寄存器对一位二进制数的加法器移位来实现四位二进制数的加法器，它可以帮助我们实现两个四位二进制数的相加。该电路可以让我们更进一步的了解二进制数相加后的结果。2、测量范围1）使用5v直流电源供电。2）电阻50。3、方案设计3.1 方案设计简图移位寄存器（a）四位二进制数加法器移位寄存器（b）个四位二进制数相加的结果3.2系统硬件各部分介绍组成3.2.174ls194寄存器介绍1、芯片工作原理 有移位逻辑功能的寄存器称为移位寄存器。移位功能是每位触发器的输出与下一级触发器的输入相连而形成的。它可以起到多方面的作用,可以存贮或延迟输入/输出信息,也可以用来把串行的二进制数转换为并行的二进制数（串并转换）或者相反（并串转换）。在计算机电路中还应用移位寄存器来实现二进制的乘2和除2功能。 cp脉冲的输入（上升沿起作用）作为同步移位脉冲,数据（码）的移位操作由“左移控制”端控制,数码是从串行输入端输入,输出可以是串行输出或并行输出。移位寄存器在应用中需要左移、右移、保持、并行输入输出或串行输入输出等多种功能。它的管脚排列见图40,逻辑功能见表192、74ls194具有如下功能：（1）清除：当cr= 0时,不管其它输入为何状态,输出为全0状态。（2）保持：cp = 0,cr = 1时,其它输入为任意状态,输出状态保持。或者cr = 1,m1、m0均为0,其它输入为任意状态,输出状态也将保持。（3）置数（送数）：cr= 1,m1 = m0 = 1,在cp脉冲上升沿时,将数据输入端数据d0、d1、d2、d3置入q0、q1、q2、q3中并寄存。（4）右移：cr= 1,m1 = 0,m0= 1,在cp脉冲上升沿时,实现右移操作,此时若dsr= 0,则0向q0移位,若dsr= 1,则1向q0移位。（5）左移：cr= 1,m1= 1,m0= 0,在cp脉冲上升沿时,实现左移功能。此时若dsl= 0,则把0向q3移位,若dsl= 1,则把1向q3移位。3、内部结构图如： 4、芯片实物图：5、multisim软件上的电路图：3.2.2. 74ls74触发器介绍1、74ls74触发器内部结构在ttl电路中，比较典型的d触发器电路有74ls74。74ls74是一个边沿触发器数字电路器件，每个器件中包含两个相同的、相互独立的边沿触发d触发器电路。2、工作原理: sd 和rd 接至基本rs 触发器的输入端，它们分别是预置和清零端，低电平有效。当sd=0且rd=1时,不论输入端d为何种状态，都会使q=1，q=0，即触发器置1；当sd=1且rd=0时，触发器的状态为0,sd和rd通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下： 1.cp=0时，与非门g3和g4封锁，其输出q3=q4=1，触发器的状态不变。同时，由于q3至q5和q4至q6的反馈信号将这两个门打开，因此可接收输入信号d，q5=d，q6=q5=d。 2.当cp由0变1时触发器翻转。这时g3和g4打开，它们的输入q3和q4的状态由g5和g6的输出状态决定。q3=q5=d，q4=q6=d。由基本rs触发器的逻辑功能可知，q=d。 3.触发器翻转后，在cp=1时输入信号被封锁。这是因为g3和g4打开后，它们的输出q3和q4的状态是互补的,即必定有一个是0，若q3为0，则经g3输出至g5输入的反馈线将g5封锁，即封锁了d通往基本rs 触发器的路径；该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。q4为0时，将g3和g6封锁，d端通往基本rs触发器的路径也被封锁。q4输出端至g6反馈线起到使触发器维持在1状态的作用，称作置1维持线；q4输出至g3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在cp正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁,三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比,同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。3、.特征方程 qn+1=d 4、状态转移图 5脉冲特性: 1）.建立时间:由图7.8.4维持阻塞触发器的电路可见,由于cp信号是加到门g3和g4上的,因而在cp上升沿到达之前门g5和g6输出端的状态必须稳定地建立起来。输入信号到达d端以后，要经过一级门电路的传输延迟时间g5的输出状态才能建立起来,而g6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此d端的输入信号必须先于cp的上升沿到达，而且建立时间应满足： test2tpd。 2）.保持时间：由图7.8.4可知，为实现边沿触发,应保证cp=1期间门g6的输出状态不变,不受d端状态变化的影响。为此，在d=0的情况下，当cp上升沿到达以后还要等门g4输出的低电平返回到门g6的输入端以后,d端的低电平才允许改变。因此输入低电平信号的保持时间为thltpd。在 d=1的情况下，由于cp上升沿到达后g3的输出将g4封锁，所以不要求输入信号继续保持不变,故输入高电平信号的保持时间thh=0。 3）.传输延迟时间：由图7.8.3不难推算出，从cp上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tphl和由低电平变为高电平的传输延迟时间tplh分别是:tphl=3tpd tplh=2tpd 4）.最高时钟频率：为保证由门g1g4组成的同步rs触发器能可靠地翻转，cp高电平的持续时间应大于 tphl,所以时钟信号高电平的宽度twl应大于tphl。而为了在下一个cp上升沿到达之前确保门g5和g6新的输出 电平得以稳定地建立，cp低电平的持续时间不应小于门g4的传输延迟时间和test之和，即时钟信号低电平的宽度twlstetted，因此得到: 最后说明一点，在实际集成触发器中，每个门传输时间是不同的，并且作了不同形式的简化，因此上面讨论的结果只是一些定性的物理概念。其真实参数由实验测定。通过图7.8.5中的逻辑符号和d触发器74hc74的逻辑功能表我们可以看出，hc74是带有预置、清零输入，上跳沿触发的边沿触发器。 6、芯片引脚图：3.2.3.74ls283加法器介绍1、内部原理：由于串行进位加法器的速度受到进位信号的限制，人们又设计了一种多位数超前进位加法逻辑电路，使每位的进位只由加数和被加数决定，而与低位的进位无关。现在介绍超前进位的概念。由全加器的真值表可得si和ci的逻辑表达式：定义两个中间变量gi和pi：当aibi1时，gi1，由ci的表达式可得ci1，即产生进位，所以gi称为产生量变 。若pi1，则aibi0，cici-1，即pi1时，低位的进位能传送到高位的进位输出端，故pi称为传输变量，这两个变量都与进位信号无关。将gi和pi代入si和ci得：进而可得各位进位信号的罗辑表达如下：由上式可知，因为进位信号只与变量gi、pi和 c-1有关，而c-1是向最低位的进位信号，其值为0，所以各位的进位信号都只与两个加数有关，它们是可以并行产生的。根据超前进位概念构成的集成位加法器74ls283的逻辑图如下所示。2、引脚端介绍1）74ls283可进行两个4 位二进制数的加法运算，每位有和输出14，进位由第四位得到c4.2）引出端符号: a1a4 运算输入端b1b4 运算输入端c0 进位输入端14 和输出端c4 进位输出端3、实物图4、电路箱上的电路设计4.1设计思想要想用一位加法器实现四位加法器需要用到移位寄存器74ls194两个芯片、一块加法器74ls283芯片、d触发器74ls74芯片。在电路板实现四位加法器之前，我们在电路箱演练后对整个电路设计有了以下的分析结果。（一）连接上的电路分析：1、74ls283是四位加法器。在接上电源和接好地之后，我们将芯片上b1、b2、b3接地（gnd），和a1、a2、a3接5v的电源。将a0和b0分别接在两个74ls283的q0上的接口。s0接在a0所接的74ls194的芯片的dsr上。c3接口接在d触发器的d1接口上。c0-1接在d触发器的q1的接口上。通过以上的操作后，可以用四位加法器来实现一位加法器的运算。2、准备了移位寄存器74ls194两个芯片做实验。一个充当a3a2a1a0四位二进制数的输入并设置四个按钮开关，另外一个充当b3b2b1b0四位二进制数的输入并设置四个按钮开关。在两个芯片的cr处接上按钮开关。通过将d 触发器的s0连接到代表a3a2a1a0 的移位寄存器的dsr实现加数的移位。而b3b2b1b0的移位寄存器的dsr 接地。然后，将d触发器的cp和两个移位寄存器的cp都设置在同一个点动按钮开关。将两个移位寄存器的s1设置一个按钮开关和两个移位寄存器的s0设置一个按钮开关。代表a3a2a1a0 的移位寄存器上q0q1q2q3分别接在二极管上（顺序是从左至右），在最左边的二极管连接d触发器的q0上。3、在d触发器74ls74芯片上的sd接上+5v电源，rd接在一个按钮开关上。4、74ls283芯片、74ls194两个芯片和d触发器74ls74芯片都要在规定的位置连接+5v的电源和接地。 （二）操作上的分析：在连接好电路线之后，我们将电源打开。首先，将cr连接的按钮开关按0（绿灯的显示），这样起到74ls194两个芯片的置0，之后 d触发器74ls74芯片上的rd非按钮开关按0，再将s1和s0的按钮开关都置1（红灯的显示）。将cr连接的按钮开关按1，然后分别输入八位二进制数（在a3a2a1a0 和b3b2b1b0的八个按钮开关）。当按完一次cp点动按钮时，将s1按钮开关置0。然后，将d触发器74ls74芯片上的rd非按钮开关置1，之后连续按cp点动按钮四次，再将s0按钮开关置0。5个二极管处最后的显示是两个四位二进制数相加后的二进制结果。4.2原理图设计5、 multisim软件上的仿真 通过使用multisim软件来进一步的对加法器设计仿真的试验，我们可以在实物上操作之前检验设计的可行性。 在multisim软件上要使用到led-red 的二极管5个，并使用了有74ls194两个、74ls283、74ls74三类元件。通过一系列的布局和连接，以及在仿真操作后运行良好。最后，达到了我们的预期效果。6、实验及调试 6.1、硬件实物该设计的最终硬件实物如以下图片所示：图6.1.1所示，该设计作品是加法器电路的正面全部分。图6.1.2所示，该图是电路板上焊接的实物图。6.2 硬件实物说明与使用说明 6.2.1硬件实物说明硬件实物中，如上图所示：1号框为74ls283超前进位加法器芯片以及其下的芯片插座，二进制数的相加在这里运行；2号框为74ls74d触发器芯片以及其下的芯片插座吗，二进制数的进位的寄存在这里运行；3号框与4号框分别是寄存器a和寄存器b芯片以及它们的芯片插座，二进制数输入的移位在这里可以运行；5号框和6号框分别是寄存器a和寄存器b对应的四个开关；7号框是四个地方的控制开关，1处开关是控制寄存器a、处寄存器b以及d触发器的cp脉冲跳变，2处开关是d触发器上rd 非 的控制开关，3处开关是寄存器a和寄存器b的m1的控制开关，4处开关是寄存器a和寄存器b的cr非的控制开关。8号框是排阻。6.2.2 使用说明1）将硬件接上电源，是电路板有电源导通；2）将7号框的第4个开关清零，以及7号框的第2个开关清零；同时，将7号框的第3个开关置1。3）将在5号框和6号框分别输入数据（1/0）；4）此时，将cp脉冲进行一个上升沿的跳变；5）之后，将7号框的第3个开关置0；6）再进行cp脉冲4次的上升沿的跳变，便可以看到数据的移动，最后看到计算的结果。7、操作结果评价在硬件上操作时，偶尔会遇到一个跳变会出现多次移位的情况，个人觉得与