毕业设计---车载液晶显示系统设计.doc

车载液晶显示系统设计 41 第1章 概述1.1液晶概论1.1.1液晶发展史 液晶最早是奥地利植物学家莱尼茨尔（f.reinitzer）于1888年发现的，他在测定有机物的熔点时，发现某些有机物（胆甾醇的苯甲酸脂和醋酸脂）熔化后会经历一个不透明的呈白色浑浊液体状态，并发出多彩而美丽的珍珠光泽，只有继续加热到某一温度才会变成透明清亮的液体。第二年，德国物理学家莱曼（o.lehmann）使用他亲自设计，在当时作为最新式的附有加热装置的偏光显微镜对这些脂类化合物进行了观察。他发现，这类白而浑浊的液体外观上虽然属于液体，但却显示出各向异性晶体特有的双折射性。于是莱曼将其命名为“液态晶体”，这就是“液晶”名称的由来。 液晶是一种介于固体与液体之间，具有规则性分子排列的有机化合物，一般最常用的液晶型式为向列液晶，分子形状为细长棒形，长宽约1nm10nm，在不同电流电场作用下，液晶分子会做规则旋转90度排列，产生透光度的差别，因此在电源on/off下会产生明暗的区别，依此原理控制每个像素，便可构成所需图像。液晶分子形状子构造 1963年，rca公司的威利阿姆斯发现了用电刺激液晶时，其透光方式会改变。5年后，同一公司的哈伊卢马以亚小组，发明了应用此性质的显示装置。这就是液晶显示屏（liquid crystal display）的开端。而当初，液晶作为显示屏的材料来说，是很不稳定的。因此作为商业利用，尚存在着问题。然而，1973年，格雷教授（英国哈尔大学）发现了稳定的液晶材料（联苯系）。1976年，由sharp公司在世界上首次，将其应用于计算器（el-8025）的显示屏中，此材料目前已成为lcd材料的基础。1.1.2液晶显示原理 极间电场的驱动，引起液晶分子扭曲向列的电场效应，以控制光源透射或遮蔽功能，在电源关开之间产生明暗而将影像显示出来，若加上彩色滤光片，则可显示彩色影像。在两片玻璃基板上装有配向膜，所以液晶会沿着沟槽配向，由于玻璃基板配向膜沟槽偏离90度，所以液晶分子成为扭转型，当玻璃基板没有加入电场时，光线透过偏光板液晶显示器(lcd/liquid crystal display)的显像原理，是将液晶置于两片导电玻璃之间，靠两个电跟着液晶做90度扭转，通过下方偏光板，液晶面板显示白色（如下图左）；当玻璃基板加入电场时，液晶分子产生配列变化，光线通过液晶分子空隙维持原方向，被下方偏光板遮蔽，光线被吸收无法透出，液晶面板显示黑色（如下图右）。液晶显示器便是根据此电压有无，使面板达到显示效果。图1-1液晶显示原理图1.1.3 液晶显示器的特点液晶（liquid crystal）是一种介于固态和液态之间的物质，是具有规则性分子排列的有机化合物。如果把它加热会呈现透明的液体状态，把它冷却则会出现结晶颗粒的混浊固体状态。低压微功耗；平板型结构；被动显示型（无眩光，不刺激人眼，不会引起眼睛疲劳）；显示信息量大（因为像素可以做得很小）；易于彩色化（在色谱上可以非常准确的复现）；无电磁辐射（对人体安全，利于信息保密）；长寿命（这种器件几乎没有什么劣化问题，因此寿命极长，但是液晶背光寿命有限，不过背光部分可以更换）。1.1.4车载液晶显示器的优点因为液晶显示器的优越性能，随着技术的发展，在大尺寸方向液晶显示器正在挑战crt的霸主地位，而在小尺寸方面的应用，液晶显示器将继续保持它的霸主地位。在车栽仪表盘等应用方面，以前主要使用led数码管，目前，液晶显示器正在逐渐的代替led。与led相比液晶显示器主要有以下优点：1) 功耗小。2) 显示稳定。3) 便于集成。4) 显示内容丰富。5) 体积小.6) 界面友善1.2 smt 技术及电路板概论1.2.1 smt技术简介smt英文全称是surface mounting technology,既表面贴装技术。是新一代电子组装技术，他将传统电子器件的体积压缩为原来的几十分之一，是一种高密度组装技术。它主要要表面贴装元件和表面贴装电路板支撑。表面组装技术是当代最先进的电子组装手段，实际上它是混合集成电路的衍生和发展，经过近年来的不断发展，该技术得到了越来越广泛的应用。表面组装技术最初始于将扁平封装器件直接焊接在基板表面的工艺上。随之电子器件的发展和不断改进，电路的组装技术也随之不断发展，例如有源电器经历了电子管、晶体管、集成电路，大规模集成电路的发展过程。无源电器也经历了有小型化到微型化的发展过程。与此相应的表面组装技术则经历了由手工联装，半自动化插装自动插装直至表面组装的演变过程。由此可见电子元件的不断缩小促进了组装技术的发展而组装密度提高的同时又对元件提出更高的要求。其发展大致可分为三个阶段：第一阶段大约在1970-1975年，这一阶段主要目标是微小型化，表面组装元件主要用于混合集成电路、石英表和计算器。第二阶段为1976-1780年，这一阶段的主要目标是减少电子产品的单位体积，提高电路功能，主要用于摄像机、录像机电子照相机等在这一段时期内元件的组装工艺和支持材料逐渐成熟，为表面组装技术进一步发展奠定了基础。第三阶段为1980至今，主要目标是大力发展组装设备，降低产品的成本，提高点资产片的性能价格比。 目前世界上发达国家片式化率已达到70%以上，全世界平均片式化率也达到了40%，而我国98年的片式化率为20%，仅为世界平均水平的一半。smt技术标志着一个国家电子工业水平的高低我国在这方面与发达国家还有一定差距。与传统的电子组装技术相比它主要有以下的优点：1） 表面贴装技术在电子线路设计上会较为快捷，而且会减少线路在运作上的互相扰。 2） 面贴装之组件其体积细小，所以对比于插装组件摆放在电路板上所占之面积可大为缩小，这样可大为减小电路板在生产时的成本。 3） 面贴装技术在生产线上从放置锡膏，摆放组件和焊接等工序都可以全自动化操作。因此在生产速度上可靠性，精确度和品质上都比传统通插孔装技术大为改善。 4） 面贴装技术在电子线路上亦能大为改善其线路运作性能，特别是对于一些高 频仿真线路，数码线路，高噪音和微波线路等。5） 表面贴装技术易于实现自动化，提高生产率。 1.2.2 电路板简介 pcb（printed circuit board）中文称为印刷电路板，是电子产品的重要部件之一。几乎每种电子设备，小到电子手表，计算器，大到计算机，通讯电子设备，军用武器系统，我们就称这种pcb叫作单面板（single-sided）。因为单面板在设计线路上有许多严格的限制（因为只有一面，布线间不能交叉而必须绕独自的路径），所以只有早期的电路才使用这类的板子。 双面板（double-sidedboards） 这种电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的桥梁叫做导孔（via）。导孔是在pcb上，充满或涂上金属的小洞，它可以与两面的导线相连接。因为双面板的面积比单面板大了一倍，而且因为布线可以互相交错（可以绕到另一面），它更适合用在比单面板更复杂的电路上。 多层板（multi-layerboards） 为了增加可以布线的面积，多层板用上了更多单或双面的布线板。多层板使用数片双面板，并在每层板间放进一层绝缘层后黏牢（压合）。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。大部分的主机板都是4到8层的结构，不过技术上可以做到近100层的pcb板。大型的超级计算机大多使用相当多层的主机板，不过因为这类计算机已经可以用许多普通计算机的集群代替，超多层板已经渐渐不被使用了。因为pcb中的各层都紧密的结合，一般不太容易看出实际数目，不过如果您仔细观察主机板，也许可以看出来。 我们刚刚提到的导孔（via），如果应用在双面板上，那么一定都是打穿整个板子。不过在多层板当中，如果您只想连接其中一些线路，那么导孔可能会浪费一些其它层的线路空间。埋孔（buriedvias）和盲孔（blindvias）技术可以避免这个问题，因为它们只穿透其中几层。盲孔是将几层内部pcb与表面pcb连接，不须穿透整个板子。埋孔则只连接内部的pcb，所以光是从表面是看不出来的。 在多层板pcb中，整层都直接连接上地线与电源。所以我们将各层分类为信号层（signal），电源层（power）或是地线层（ground）。如果pcb上的零件需要不同的电源供应，通常这类pcb会有两层以上的电源与电线层。1.3 vhdl 1.3.1 vhdl语言简介vhdl的全文是very-high-speed integrated circuit hardware description language,生于1982年。1987年底，vhdl被ieee和美国国防部确认为标准硬件描述语言 。自ieee公布了vhdl的标准版本，ieee-1076（简称87版）之后，各eda公司相继推出了自己的vhdl设计环境，或宣布自己的设计工具可以和vhdl接口。此后vhdl在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，ieee对vhdl进行了修订，从更高的抽象层次和系统描述能力上扩展vhdl的内容，公布了新版本的vhdl，即ieee标准的1076-1993版本，（简称93版）。现在，vhdl和verilog作为ieee的工业标准硬件描述语言，又得到众多eda公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，vhdl于verilog语言将承担起大部分的数字系统设计任务。 vhdl主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，vhdl的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。vhdl的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口）和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直调用这个实体。这种将设计实体分成内外部分的概念是vhdl系统设计的基本点。应用vhdl进行工程设计的优点是多方面的。 （1）与其他的硬件描述语言相比，vhdl具有更强的行为描述能力，从而决定了他成为系统设计领域最佳的硬件描述语言。强大的行为描述能力是避开具体的器件结构，从逻辑行为上描述和设计大规模电子系统的重要保证。 （2）vhdl丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。 （3）vhdl语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现,并自动的把vhdl描述设计转变成门级网表。 （4）对vhdl完成的一个确定的设计，可以利用eda工具进行逻辑综合和优hdl对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。1.3.2 vhdl的开发流程 用vhdl/veriloghd语言开发pld/fpga的完整流程为：1）文本编辑：用任何文本编辑器都可以进行，也可以用专用的hdl编辑环境。通常vhdl文件保存为.vhd文件，verilog文件保存为.v文件2）能仿真：将文件调入hdl仿真软件进行功能仿真，检查逻辑功能是否正确 （也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）3）辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式信号的连接关系。逻辑综合软件会生成.edf（edif）的eda工业标准文件4）布局布线：将.edf文件调入pld厂家提供的软件中进行布线，即把设计好的逻辑安放 到pld/fpga内5）时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）6.）编程下载：确认仿真无误后，将文件下载到芯片中1.4 可编程器件原理简介pld是可编程逻辑器件（programable logic device）的简称，fpga是现场可编程门阵列（field programable gate array）的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或pld/fpga。当今社会是数字化的社会，是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(vlsic，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(asic)芯片，而且希望asic的设计周期尽可能短，最好是在实验室里就能设计出合适的asic芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(fpld)，其中应用最广泛的当属现场可编程门阵列(fpga)和复杂可编程逻辑器件(cpld)。可编程器件主要有两种结构如下：1.4.1 基于乘积项（product-term）的pld结构采用这种结构的pld芯片有：altera的max7000，max3000系列（eeprom工艺）,xilinx的xc9500系列（flash工艺）和lattice,cypress的大部分产品（eeprom工艺）我们先看一下这种pld的总体结构（以max7000为例，其他型号的结构与此都非常相似）： 图1-2 乘积项结构这种 pld可分为三块结构：宏单元（marocell），可编程连线（pia）和i/o控制块。 宏单元是pld的基本结构，由它来实现基本的逻辑功能。图1中兰色部分是多个宏单元的集合（因为宏单元较多，没有一一画出）。可编程连线负责信号传递，连接所有的宏单元。i/o控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。 图1 左上的input/gclk1，input/gclrn,input/oe1,input/oe2 是全局时钟，清零和输出使能信号，这几个信号有专用连线与pld中每个宏单元相连，信号到每个宏单元的延时相同并且延时最短。左侧是乘积项阵列，实际就是一个与或阵列，每一个交叉点都是一个可编程熔丝，如果导通就是实现“与”逻辑。后面的乘积项选择矩阵是一个“或”阵列。两者一起完成组合逻辑。图右侧是一个可编程d触发器，它的时钟，清零输入都可以编程选择，可以使用专用的全局清零和全局时钟，也可以使用内部逻辑（乘积项阵列）产生的时钟和清零。如果不需要触发器，也可以将此触发器旁路，信号直接输给pia或输出到i/o脚。1.4.2乘积项结构pld的逻辑实现原理 下面我们以一个简单的电路为例,具体说明pld是如何利用以上结构实现逻辑的，电路如下图1-4： 宏单元的具体结构见下图1-3： 图1-3 宏结构 图1-4 逻辑结构原理图 假设组合逻辑的输出(and3的输出)为f，则f=(a+b)*c*(!d)=a*c*!d +b*c*!d ( 我们以表示d的“非”)pld将以下面的方式来实现组合逻辑f: 图1-5 组合逻辑实现原理图 a,b,c,d由pld芯片的管脚输入后进入可编程连线阵列（pia)，在内部会产生a,a反,b,b反,c,c反,d,d反8个输出。图中每一个叉表示相连（可编程熔丝导通），所以得到：f= f1 + f2 = (a*c*!d) + (b*c*!d) 。这样组合逻辑就实现了。 图3电路中d触发器的实现比较简单，直接利用宏单元中的可编程d触发器来实现。时钟信号clk由i/o脚输入后进入芯片内部的全局时钟专用通道，直接连接到可编程触发器的时钟端。可编程触发器的输出与i/o脚相连，把结果输出到芯片管脚。这样pld就完成了图3所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）1.4.3 查找表（look-up-table）的原理与结构 采用这种结构的pld芯片我们也可以称之为fpga：如altera的acex,apex系列,xilinx的spartan,virtex系列等。查找表（look-up-table)简称为lut，lut本质上就是一个ram。 目前fpga中多使用4输入的lut，所以每一个lut可以看成一个有4位地址线的16x1的ram。 当用户通过原理图或hdl语言描述了一个逻辑电路以后，pld/fpga开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入ram,这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下面是一个4输入与门的例子，实际逻辑电路lut的实现方式a,b,c,d 输入逻辑输出地址ram中存储的内容00000000000001000010.0.01111111111图1-6 查找表实现示例1.4.4 基于查找表（lut）的fpga的结构 我们看一看xilinx spartan-ii的内部结构，如下图： 图1-7 xilinx spartan-ii 芯片内部结构 图1-8 slices结构 spartan-ii主要包括clbs，i/o块，ram块和可编程连线（未表示出）。在spartan-ii中，一个clb包括2个slices,每个slices包括两个lut，两个触发器和相关逻辑。 slices可以看成是spartanii实现逻辑的最基本结构。altera的flex/acex等芯片的结构如图1-9：图1-9 altera flex/acex 芯片的内部结构图1-10 逻辑单元（le）内部结构 flex/acex的结构主要包括lab，i/o块，ram块（未表示出）和可编程行/列连线。在flex/acex中，一个lab包括8个逻辑单元（le）,每个le包括一个lut，一个触发器和相关的相关逻辑。le是flex/acex芯片实现逻辑的最基本结构。1.4.5 查找表结构的fpga逻辑实现原理我们还是以这个电路的为例：图1-11 fpga实现原理 a,b,c,d由fpga芯片的管脚输入后进入可编程连线，然后作为地址线连到到lut，lut中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。 该电路中d触发器是直接利用lut后面d触发器来实现。时钟信号clk由i/o脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与i/o脚相连，把结果输出到芯片管脚。这样pld就完成了图3所示电路的功能。（以上这些步骤都是由软件自动完成的，不需要人为干预）。这个电路是一个很简单的例子，只需要一个lut加上一个触发器就可以完成。对于一个lut无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样fpga就可以实现复杂的逻辑。 由于lut主要适合sram工艺生产，所以目前大部分fpga都是基于sram工艺的，而sram工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片，在上电的时候，由这个专用配置芯片把数据加载到fpga中，然后fpga就可以正常工作，由于配置时间很短，不会影响系统正常工作。 也有少数fpga采用反熔丝或flash工艺，对这种fpga，就不需要外加专用的配置芯片。第2章 驱动原理满足基本条件，以及这些基本条件如何完成显示要求，达到显示的目的即所谓的驱动原理。液晶显示器件驱动方式多种多样，主要可以分为：直接驱动，有源驱动法，射束驱动法，存储类、铁电液晶驱动法，彩色液晶驱动法等。本文主要讨论直接驱动发中的笔段驱动和图形驱动法。直接驱动是指驱动电压直接加于像素电极上，是液晶显示直接对应于所施驱动电压信号的一种驱动电压信号，故称其为直接驱动法。这也是应用最广的一种驱动方式，广泛用于tn,stn,flc,ds,gh等多种类型的液晶器件。按寻址方式的不同直接驱动分为静态驱动和动态驱动两种。下面讨论这两种驱动方式。 2.1 静态驱动法静态驱动就是指在像素的前后电极上施加电压信号时则呈显示状态，不施加电压信号则呈非显示状态。在相对应的一对电极间连续外加电场或不外加电场。如下图所示 图2-1 lcd静态驱动示意图 液晶显示不宜施加直流电压，故静态法施加到电极上的应该是交流电压。液晶非常适合数字电路的驱动，因此数字电路构成的驱动器也易于集成以及和控制器相接。数字交流驱动可以通过一个异或门来实现，下面是电路原理图 图2-2 驱动电路原理图由上图可以看出输入端是控制端，当控制端为低时，异或门输出端与输入端同相，因此,加在lcd两端的电压为0.当a为高时，异或门输出端信号与b反相，因此加在lcd两端的电压为高，并且每个周期反向一次，其周期与b端的输入信号周期相同。真值表如下表：表2-1 驱动真值表序号控制端输入信号输出端1 00 02 10 130 1 141 1 0在图形显示或者静态显示中，我们在每个像素上接一个电极，每个电极作为一个控制端，只需要控制这些端就可以控制液晶显示器件的工作 图 2-3 静态波形2.2 动态驱动法 动态驱动也称为时间分割法，也称为多路驱动法。当液晶显示器件上显示像素众多时，如点阵型液晶显示器件，为了节省庞大的硬件驱动电路，在液晶显示器件电极的制作与排列上作了加工，实施了矩阵型的结构，即把水平一组显示像素的背电极都连在一起引出，称之为行电极，把纵向一组显示像素的段电极都连接起来一起引出，称之为列电极。在液晶显示器上每一个显示像素都由其所在的列与行的位置唯一确定。在驱动方式上相应地采用了类同于crt的光栅扫描方法。液晶显示的动态驱动法是循环地给行电极施加选择脉冲，同时所有为显示数据的列电极给出相应的选择或非选择的驱动脉冲，从而实现某行所有显示像素的显示功能，这种行扫描是逐行顺序进行的，循环周期很短，使得液晶显示屏上呈现出稳定的图象。我们把液晶显示的扫描驱动方式称为动态驱动法.本文只讨论笔段液晶显示器的驱动。目前，大多数的芯片采用六级驱动，我们以六级驱动原理下所示： 图2-4 六级偏压的电路原理图为了获得较大的驱动电流，驱动电压的稳定，每个电压输出端接了一个电压跟随器。六级电平驱动时，给于com电极和seg电极的电平表：表2-2 显示电平对应表正极性帧（+）负极性帧（-）扫描电极com选通v1v6非选通v5v2信号电极seg选通v6v1非选通v4v3以下是六级驱动的波形图：图2-5 六级驱动波形 第3章 电路设计 3.1系统功能 本文设计的车载液晶显示系统主要由四大部分组成：主控制电路，驱动电路，看门狗电路和时间电路，语音电路以及外设电路。 本文设计的显示电路系统主要包括驱动电路，主控制电路，语音电路，看门狗电路，以及必要的外设及扩展接口。下面分别介绍各部分电路的原理及功能。其系统结构图如下：图3-1 电路系统结构图在本文中选择的车载液晶屏幕如下图所示： 图3-2 车载液晶屏幕由上图可以看出，显示元素主要包括（描述顺序由上到下，从左到右）：里程、速度、温度、星期、时间设定、背光源状态、时间、油量、语音提示状态、广播状态、油量状态、安全驾驶提示状态、报警提示。该屏幕采用3*3电极排布，如图 图3-3 3*3电极连接图 里程由六位八制组成，单位为千米，标志为s。里程是用来指示车辆所行驶的总里程，可以依此来衡量车的寿命。 速度有三位八字组成，单位为千米，标志为v，用来指示当前行驶速度。显示的数据由本文设计的电路接口从外部获得。 温度由两位八字组成，前面有一个符号标志。温度标志是tem，单位为摄氏度。温度用来指示车内的温度，温度数据可以通过电路接口从外部传感器获得。 星期用来指示当天的日期，每个标志由该星期的前两个英文字母表示。星期的数据通过主控制器从时间芯片中读出。星期的显示是通过可编程逻辑器件驱动的。 时间日期显示包括年、月、日、时、分、上午、下午。其中时间的显示格式是可选择的，显示有两种方式24小时制或12小时制。可以通过时间芯片（x1205）内的寄存器设置。时间和日期数据通过iic总线从x1205中读出。时间设定标志是timeset，可以通过和键盘的配合设置时间和日期。背光源（light）指示当前背光源状态。语音（voice）指示当前的语音提示功能开放或者关闭状态。通过按键可以设置。广播（radio）指示当前的广播的状态，开启还是关闭。报警（alarm）为报警状态，显示为允许保警，非显示为不允许报警。该状态位可以在时间芯片中设置。cd用来指示当前音乐状态，显示时表示正在播放，不显示时表示停止播放。aircon用来表示车内空调的状态，当它显示时表示空调开放中，当它不显示时，表示不工作状态。cpu是本电路系统的主控制器电路部分。它有at89c52及其必要的附件如晶振，锁存器，译码器等元件。cpu部分是系统的心脏，负责整个系统的协同工作。watchdog-tim字电路由看门狗电路和时间电路组成。看门狗其实就是一块x5045，时间芯片是x1025。看门狗负责监视cpu电路的稳定工作，防止程序跑飞或者死机，并挡负起存储中要数据的任务，因为其内部有eeprom存储器，这样就起到了防止数据丢失的作用。时间芯片提供系统所需的时间日期数据，还能提供一个时间中断。它们都是通过串行接口与cpu相连的。驱动电路包括两大部分：笔段驱动电路和图形驱动电路。笔段驱动芯片包括icm7231和icm7232，其中icm7231是并行的接口，icm7232是串行的接口，并行接口用来驱动速度要求较高的显示如速度，时间中的分钟显示等，串行接口用来显示速度要求低的显示，如日期油量等显示。图形显示驱动起由可编程器件设计的专用于本系统的驱动器。图形驱动器共十六个输出口，每个输出口对应一个图象象素。它通过并行口与驱动器相连。外设电路主要包括必要的支持电路，如键盘，稳压电源等。3.2驱动电路设计3.2.1笔段驱动电路 驱动电路主要功能是驱动液晶显示屏，控制屏幕的显示内容及动作。该控制电路主要由两个icm7231芯片,一个icm7232串行芯片，一个可编程芯片epm7032组成。icm7231是并行接口芯片，而icm7232是串行接口芯片，二者的功能是一样的，只是icm7232把并行改成了串行口，把多出来的引脚改为输出口，这样可以既减少控制线，又增加了输出端口，从而简化了设计电路。因为串行口比并行口速度慢的多，为了满足速度的要求，在电路设计中，用串行口驱动那些数据改变频率低的位，用并行口来驱动那些高速的数据位。 icm7231是8位九段数字的1/3占空比的液晶显示驱动器。它的时序产生器在上电后立即工作，产生芯片所需的工作时钟。在接口部具有6位显示数据锁存器和3位的地址锁存起器。显示数据为6位并行的bd0-bd3，an2，an1，其中bd0-bd3为数据代码，an1，an2为指示段的代码。a2-a0用一选择所要显示的的位，在接口部还有/cs片选端。输入锁存器的输出将通过译码器译码写入到输出锁存器中的一组。驱动部分包括行驱动和列驱动。行驱动有三输出com1，com2，com3，用以完成三路行驱动；段驱动有8路组输出ix，iy，iz，每组输出驱动一位，共驱动8位。它还有偏压电路输入端vdisp，用来提供液晶显示驱动电压。 图3-4icm7231有引脚图 图3-5 icm7232引脚图 图3-6 icm7231功能图图3-7 icm7231的时序图 icm7232是十位九段1/3占空比的串行液晶驱动器。它的各项功能与icm7231相同，仅是将并行口改为串行口，节约的口用来做位驱动。 icm7232功能图如下：图3-8 icm7232功能图 图3-9 icm7232时序 icm7231和icm7232驱动的8字都是3*3排布的电极如下图所示： 图3-10 3*3电极排布图通过排布图可以得到他们的真值表,如下示: 表3-1 icm7231输入与显示对应表 3.2.2 图形驱动器设计市场上没有合适的专用图形控制，为了满足设计要求，我们使用epm7032如3-12示。可编程逻辑器件（pld）来设计一个专用驱动器来构成我们的液晶图形驱动器.在该论文中,我们使用了altera公司的epm7032器件及其开发工具max + plus ii 软件，用vhdl(硬件描述语言)进行描述。该设计使用并行接口，八个输入数据口（d0-d7），一个片选端(cs)一个锁存端口（clk）,二个地址端(a0，a1),十六个输出口（qd）,一个背电极输入口（bp）.该可编程器件具有在现场可编程，这样有利于以后的功能扩展，有很大的灵活性。 一个锁存口（clk）,二个地址端(a0，a1),十六个输出口（qd）,一个背电极输入口（bp）.该可编程器件具有在现场可编程，这样有利于以后的功能扩展，有很大的灵活性。 图3-11 epm7032外形图 图3-12 驱动电路原理图 当片选端有效时，十六位数据通过八位数据口（d）分两次琐存到内部的寄存器中，分别去控制十六个图象像素。vhdl语言描述如下：library ieee;use ieee.std_logic_1164.all;entity lcd isport( cs,clk,bp : in std_logic; data: instd_logic_vector(0 to 7); adr : instd_logic_vector(1 downto 0); qd: outstd_logic_vector(0 to 15) );end lcd ;architecture latch1 of lcd issignal mq : std_logic_vector(0 to 15);begin process(clk)begin if clkevent and clk=1then if cs=0 and adr=00then mq(0 to 7)=data; elsif cs=0 and adr=01then mq(8 to 15)=data; end if; end if ;end process ; qd=mqxorbp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp&bp; end latch1;使用max+plus ii软件仿真，获得仿真波形如下： 图3-13 图形控制器仿真波形图器件的引脚分配表如下：33n.c. = no connect. this pin has no internal connection to the device.vcc = dedicated power pin, which must be connected to vcc.gnd = dedicated ground pin or unused dedicated input, which must be connected to gnd.reserved = unused i/o pin, which must be left unconnected.-chip lcd assigned to an epm7032qc44-7qd0 : 1qd2 : 2qd3 : 3gnd : 4qd4 : 5qd5 : 6qd6 : 7qd7 : 8vcc : 9adr1 : 10bp : 11data0 : 12data1 : 13data2 : 14data3 : 15gnd : 16vcc : 17data4 : 18data5 : 19reserved : 20data6 : 21data7 : 22qd8 : 23gnd : 24qd9 : 25qd10 : 26qd11 : 27qd12 : 28vcc : 29qd13 : 30qd14 : 31qd15 : 32qd1 : 33reserved : 34cs : 35gnd : 36clk : 37gnd : 38gnd : 39gnd : 40vcc : 41adr0 : 42reserved : 43reserved : 44 3.3 主控制器电路 在主控制器电路中，我们选择了atmel公司的at89c52单片，因为其内部集成了程序存储器，这样可以简化电路，缩小电路板尺寸，提高系统稳定性。显示屏上的时间，语言功能可以通过该电路直接提供，要显示的速度、温度、油量等数据可以通过该电路的扩展口读入。其电路原理图如下： 图3-14 主控制电路原理图2. 4看门狗电路和时间电路 硬件看门狗技术就是为防止cpu因外界强干扰的影响，造成程序跑飞导致系统死锁而设计的一种电路。系统中为cpu专门设计有硬件看门狗电路，当程序正常运行时，看门狗电路进行周期性复位，当出现程序跑飞而软件陷阱未能及时捕捉并处理而造成系统死锁，则看门狗电路无法得到复位信号，看门狗电路会产生cpu硬件复位信号，使系统复位重新起动，恢复运行。由于外部的干扰，单片机可能出现意外的情况，例如死机，数据丢失等。看们狗电路就为了防止这种情况的发生或者发生后采取补救措施而设计的电路。我们选择的是xicor公司的x4045芯片。下面是x4025的引脚排部图，如下所示： 图3-15 x5043/445外形图 25045是美国xicor公司生产的eeprom器件,它集多种功能于一体,性价比较高。25045是把微处理器外围器件最基本的三种功能:看门狗定时器、复位控制和eeprom集成在单个8引脚封装的cmos器件内,将电源监控和看门狗功能与高速、三线、非易失性存储器组合在一起,从而很大程度上降低了系统成本对电路板空间的要求。看门狗定时器对微处理器提供了独立的保护系统,一旦出现故障,在已选择的超时之后,reset作出响应;vcc检测电路可使系统免受电压低状况的影响,当降到最小工作电压以下时,系统复位,直到vcc返回到稳定为止;其存储器部分是4096位串行eeprom,具有简单的三线总线工作的串行外设接口spi(serial perpheral interface);它利用了xicor公司的direct write tm专利技术,提供不少于100000次的使用期限和最小100年的数据保存期。除此之外,它还具有以下一些基本特点:(1) 低电源电压检测以及直至vcc=1复位信号有效;(2) 数据传送速率快,时钟速率为1mhz;(3) 5128位串行eeprom,4字节页方式(4) 采用低功耗cmos工艺,具有10等待电流和3工作电流;(5) 工作电源范围宽为2.75.5;(6) 块锁定(block lock),保护1/4、1/2或所有的eeprom阵列;(7) 片内异常事件写保护(上电、掉电写保护和提供写锁存)。该芯片具有简单的spi总线接口，和内部非挥发存储器。这样主控制器可以把一些关键的数据存到x5045的存储器中，即使发生意外情况也可以恢复，保证系统正常运行。下面是它的外形图及起结构图： 图3-16 x5045结构图/cs/wdi端是片选端只有该端为低