数电模电课程设计.docx

沈阳理工大学课程设计专用纸第一部分 数电课程设计1 课程设计目的及要求1.1课程设计的目的1.学会使用数字电子实验平台2.熟悉各个芯片和电路接法3.熟练掌握设计触发器的算法4.懂得基本数字电路的功能，并会分析和设计1.2 课程设计的要求 1.七进制异步减法计数器（无效状态000） 2.二百零七进制计数器（选用两片74ls161芯片）2 七进制同步减法计数器（无效状态000）实验用两片74ls112，一片74ls08，一片74ls00芯片完成，导线若干2.1 基本原理1.序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器.根据结构不同,它可分为反馈移位型和计数型两种2.计数型序列信号发生器能产生多组序列信号,这是移位型发生器所没有的功能.计数型序列信号发生器是由计数器和组合电路构成的，序列的长度p就是计数器的模数3.当输入计数脉冲到来时，需要新状态的触发器，有的先翻转有的后翻转，是异步进行的，这种计数器称之为异步计数器。从电路结构上看，计数器中各个时钟触发器，有的触发器其时钟信号是输入计数脉冲，有的触发器其时钟信号确是其他触发器的输出。2.2 设计过程2.2.1 根据设计要求画出状态图/0 /0 /0 001 010 011 100 /1 /0 111 110 101/0 /0 2.2.2 根据状态图画出时序图cpq0q1q22.2.3 选用下降沿触发的边沿触发器由时序图可得出时钟方程cp0=cp cp1=cp cp2=q12.2.4 根据状态图画卡诺图 q1q0 q2 00 01 11 10x1000000 0 1 y的卡诺图 q1q0 q2 00 01 11 10xxx111010001011100110101 0 1次态q2n+1q1n+1q0n+1的卡诺图 q1q0 q2 00 01 11 10x1011001 0 1（a）q2n+1的卡诺图 q1q0 q2 00 01 11 10x1101010 0 1(b) q1n+1的卡诺图 q1q0 q2 00 01 11 10x1xx0xxx 0 1（c）q0n+1的卡诺图2.2.5 根据次态卡诺图可得出状态方程q0n+1=q0+q2q1=(q2q1+1)q0+q2q1q0=q0+q2q1q0q1n+1=q1q0+q1q0+q2q1=(q2+q0)q1+q0q1=q2q0q1+q0q1q2n+1=q2q1q0=q0q1q2+0*q2输出方程：y=q2q12.2.6 选用jk触发器对照jk触发器的特征方程得到特征方程 qin+1=jqi+kqi j0=1 k0=q2q1 j1=q2q0 k1=q0 j2=q1q0 k2=1 2.3 仿真逻辑电路2.4 仿真结果记录打开仿真按钮并记录相关数据状态顺序q2q1q0q2n+1q1n+1q0n+111111102110101310110041000115011010601000170011112.5 实际电路测试按照逻辑接线图完成实际接线，按动时钟脉冲开关，观察最下面三盏灯的亮灭情况，并将结果与理论值进行比较，注意事项74ls112的16引脚解5v电源，8号引脚接地。74ls08与74ls00的14引脚接5v电源，7号引脚接地实际接线结果：符合设计要求，能够顺利的完成计数功能并实现循环计数 2.6 设计结果评估： 1.模拟仿真计数成功 2.实际接线计数成功3 二百零七进制计数器（选用两片74ls161芯片）3.1 相关原理获得n进制计数器常用的两种方法：一是用时钟触发器和门电路进行设计，其方法在时序电路基本设计步骤中已经做过比较详细的介绍，在十进制计数器里讲得更具体；二是用集成计数器构成。由于集成计数器是厂家生产的定型产品，其函数关系已被固化在芯片中了，状态分配即编码是不可能改变的，而且多为纯自然态序编码，因此仅是利用清零端或置数控制端，让电路跳过某些状态而获得n进制计数器3.2 设计过程3.2.1写出sn-1的二进制代码 sn-1=s207-1=s206=110011103.2.2求归零逻辑 cr=ld=pn-1=p206 pn-1= p206=q1=q7q6q3q2q13.3 仿真逻辑电路3.4 仿真结果评估结果评估：通过仿真软件的对所设计的计数器进行的模拟仿真，所有计数状态都完整出现并能够实现循环计数，二百零七进制计数器设计成功4 检查错误的方法（附）1.功能测试前，首先检查电源是否接通，清零端和置数端是否有问题，如无问题应将置数端与清零端都置1，进一步操作。2.在操作过程中，某一状态出现错误时，应重新操作，使状态停留在最后一个正确状态时。这时用万用表检查发生错误那一位所选用的jk触发器的输入状态是否有误，如果输入状态正确，则看cp脉冲是否好用，如果这些都没有问题，可能是触发器坏了，加入输入状态不正确，检查错误信号所涉及的逻辑门的状态是否有误，再逐级往前查，直到找出错误第二部分 模拟电子部分1 模电课程设计的目的1.学会在multisim软件环境下建立模型2.熟练multisim基本操作3.熟练掌握multisim设计出的仿真电路4.懂得分析仿真结果2 multisim 软件介绍工程师们可以使用multisim交互式地搭建电路原理图，并对电路进行仿真。multisim提炼了spice仿真的复杂内容，这样工程师无需懂得深入的spice技术就可以很快地进行捕获、仿真和分析新的设计，这也使其更适合电子学教育。通过multisim和虚拟仪器技术，pcb设计工程师和电子学教育工作者可以完成从理论到原理图捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。3 模拟电子设计的任务 1.分压式静态工作点稳定电路2.电流串联负反馈放大电路3.单管共射放大电路4.三角波发生电路5.滞回比较器电路4 电路模型与仿真测试4.1 分压式静态工作点稳定电路4.1.1 仿真电路图 4.1.2 相关理论说明：在电路输出电压为最大不失真电压时，就是放大电路的最佳静态工作点。此时，将放大电路的输入端对地短路，并进行静态工作点测量4.1.3 仿真测试结果： 理论值：ib=0.022ma ic=1.545ma uce=3.510v测得值: ib=0.021316ma ic=1.544ma uce=3.511v4.2 电流串联负反馈放大电路4.2.1 仿真电路图: 4.2.2 相关理论说明：工作原理及其性能指标反馈电压与输出电流成正比，反馈信号取自输出电流，以电压形式相加减4.2.3 仿真测试结果波形图: ui读数 uo读数 io读数理论值 ui= 9.998mv uo=45.008 mv io=6.298ua 放大倍数 a=u0/ui=4.5测试值 ui= 9.998mv uo=45.008 mv io=6.298ua 放大倍数a=u0/ui=4.54.3 单管共射放大电路4.3.1 仿真电路图4.3.2 相关理论说明：电路中只有一个三极管作为放大元件，而且，输入回路和输出回路的公共端是三极管的发射级，故称为单管共射放大电路。三极管vt作为放大元件，是放大电路的核心。集电极电源vcc是一个直流电源，输出端负载上得到的较大能量由vcc提供。集电极负载电阻rc的作用是，将集电极电流ic的变化转换为集电极电压的变化，再传送到放大电路的输出端4.3.3 仿真测试结果1.分析静态工作点，关闭v1,j1接上r3ib=26.379ua ube=6.42.312mvic=1.443ma uce=1.38mv2.加上5mv正弦电压 u1 u0波形3.au=755.07/5=151.01 ri=1.564124 k r0=7.5k4.r3换用电位器，并改变大小，观察q点和u0的波形变化情况电位器调至65是ui与u0的波形有图可见，uo的波形没有明显的非线性失真，而且ui 和uo的波形相位相反4.4 三角波发生电路4.4.1 仿真电路图4.4.2 相关理论说明：1.假设t=0时积分电容上的初始电压为零，而滞回比较器输出端为高电平，即uo1=+uz。因集成运放a1同相输入端的电压u+同时与uo1和uo有关。当uo=0，而uo1=+uz，故u+也为高电平。而当uo1=+uz时，经反相积分，输出电压uo将随时间往负方向线性增长，则u+将随之逐渐减小，当减小至u+=u-=0时，滞回比较器的输出端将发生跳变，使uo1由+uz跳变为-uz,此时u+也将跳变成为一个负值。当uo1=+uz时，积分电路的输出电压uo将随着时间往正方向线性增长，u+将随之逐渐增大，而增大至u+=u-=0时，滞回比较器的输出端再次发生跳变，uo1由-uz跳变为+uz。2.在multisim中构建三角波发生电路如上图所示：（1）由虚拟示波器可观察到电路的输出波形为三角波，而前一级滞回比较器的输出波形为矩形波，如下图所示。（2）从虚拟示波器上可测得，三角波的幅度为uom=9.5v,振荡周期t=9ms。4.4.3 仿真测试结果4.5 滞回比较器电路4.5.1 仿真电路图 4.5.2 相关理论说明：1.滞回比较器又称为施密特触发器。输入电压ui经电阻r1加在集成运放的反相输入端，参考电压uref经电阻r2接在同相输入端此外从输出端通过电阻rf引回同相输入端。电阻r和背靠背稳压管vdz的作用是限幅，将输出电压的幅度限制在正负uz。在本电路中，当集成运放反相输入端的电位相等，即u+=u-时，输出端的状态将发生跳变。u+则由参考电压及输出电压二者共同决定，而uo有两种可能的状态：+uz和-uz。也就是说这种比较器有两个不同的门限电平，故传输特性呈滞回形状。2.在multisim中构建滞回比较器电路如上图所示，在输入端加上有效值为5v的正弦电压，利用multisim的瞬态分析功能测得其输入、输出波形如下图所示。由图可见，输出波形为矩形波，而且，当ui增大时，在ui 5v时uo发生跳变，而当ui减小时，则在uo 2v时发生跳变，既滞回比较器的门限电平为ut+ 5v,ut- 2v。4.5.3 仿真测试结果设计心得通过本次电子课程设计我学到了许多知识。数电部分：能够够根据设计需求选择芯片，知道了一些常用芯片的功能和引脚的接法，对一个电子产品也有了一个新的认识，通过电子仿真加深电路的理解，能够运用ni multisim设计一个合理并且简洁的电路模型；模电部分：通过ni multisim软件仿真一些抽象的电路模型让我更为直观的了解到电路的功能、特点，让抽象难懂的原理变得更容易理解。本次电子课程设计让理论与实践充分的结合在一起，让我体会到电子技术如此有趣，中途的确遇到了一些问题，不过在努力后一个个问题都顺利解决了，正所谓“实践是检验真理的唯一标准”，只有自己动