[工学]微机原理7第六章.ppt

第六章 微机接口技术概述 第一节 接口技术的基本概念 第二节 I/O端口的编址和译码 第三节 CPU与外设间的数据传送方式 第四节 接口技术的现状与发展趋势 第五节 接口的设计与分析 1. 假设 (AL)= 73H, (DX)=21CH, (端口21CH)= 95H 执行 MOV DX, 21CH 作业: 6-3, 6-6, 6-10 IN AL, DX (1) 根据8088CPU在最小模式下的I/O、存储器读/写时序， 描述执行IN指令时8088CPU有关引脚的具体变化过程。 (2) 根据IBM PC/XT总线的I/O读、写周期时序， 描述执行 IN指令时， IBM PC/XT总线上有关引脚的具体过程 如果执行的是 MOV DX, 21CH OUT DX, AL 有关引脚的具体变化过程? 2. 编写程序，采用无条件传送方式，从端口256h 读入100h个字节数据 3. 某I/O接口的状态寄存器D0位存放外设BUSY的 状态, 其地址为2A3h, D0=1表示外设忙; 该接口的数据寄存器的地址为 2A1h。编写程序， 用查询方式将data为首地址的100个内存单元内容 从该I/O接口输出。 复习： P212P224, P236P239（第二版） 预习： P223P236, P239P247 （第二版） 第一节 接口技术的基本概念 一、 接口的概念和功能 二、 接口电路的典型结构 一、 接口的概念和功能 1、接口和接口技术 2、为什么要用接口电路？ 1、接口和接口技术 接口 指CPU、存储器、外设之间通过总线进行连接的电路部分， 是CPU与外界进行信息交换的中转站。 接口技术 是研究CPU如何与外部世界进行最佳耦合与匹配， 实现双方高效、可靠地交换信息的一门技术， 是软件、硬件结合的体现，是微机应用的关键。 数据总线 DB 控制总线 CB 地址总线 AB 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 输 出 设 备 CPU 微型计算机的结构示意图 外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连 2、为什么要用接口电路？ 二、接口电路的典型结构 从编程角度看，接口内部主要包括一个或多个 CPU可以进行读/写操作的寄存器，又称为I/O端口 。 各I/O端口由端口地址区分。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U 按存放信息的不同，I/O端口可分为三种类型 数据端口：用于存放CPU与外设间传送的数据信息 状态端口：用于暂存外设的状态信息 控制端口：用于存放CPU对外设或接口的控制信息， 控制外设或接口的工作方式。 1001 0101 (状态端口) 0110 1010 (数据端口) 1100 0110 (控制端口) 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U CPU对外设输入/输出的控制， 是通过对接口电路中各I/O端口的读/写操作完成。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U 第二节 I/O端口的编址和译码 一、 I/O端口的编址方式 二、8088的输入/输出指令和时序 三、I/O端口的译码 一、I/O端口的编址方式 1、端口与存储器分别独立编址 2、端口与存储器统一编址 特点： l 端口与存储器分别独立编址 端口不占用内存空间 l 设有专门的 I/O指令对端口进行读写， 对内存操作的指令不能用于I/O端口 例 Intel的80X86系列、Z80系列 I/O 空 间 内 存 空 间 1、端口与存储器分别独立编址 （I/O映射方式） 例 MOV 10H , AL 对内存操作 IN 10H, AL 对端口操作 2、端口与存储器统一编址 （存储器映射方式） 特点: l I/O端口相当于内存的一部分, 使内存容量减小 l 对I/O端口的读/写与对存储器的读/写相同， 所有可对内存操作的指令对I/O端口均可使用 ， 指令系统中不专设I/O指令。 例 motorola的M6800系列 日立H8S单片机系列 内 存 空 间 I/O 空 间 二 、8088的输入/输出指令和时序 1. 输入指令IN 2. 输出指令OUT 3. 输入/输出指令时序 输入/输出指令实现I/O端口与CPU之间的数据传送 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U 可寻址220= 1M个内存单元 内存范围00000 FFFFFh 内存单元的地址有5种寻址 可寻址216= 64 K个I/O端口 I/O端口范围0000 FFFFH I/O端口的地址由 一个8位二进制数直接寻址 或DX寄存器间接寻址 8088CPU采用I/O端口与存储器分别独立编址 I/O 空 间 内 存 空 间 1. 输入指令IN port 为数字形式的端口地址, 大小为0255 或0FFH 例 (1) IN AL，28H 若 (28H端口) = 1010 1111B 执行后 (AL) = (28H端口) = 0AFH (2) IN AX，28H 若 (28H端口)= 1010 1111B (29H端口)= 0101 0000B 执行后 (AL) = (28H端口) = 0AFH (AH) = (29H端口) = 50H (3) MOV DX， 300H IN AL，DX 若 (300H端口)= 69H 执行后 (AL) = (300H端口) = 69H 2. 输出指令OUT port 为数字形式的端口地址, 大小为0255 或0FFH (1) OUT 21H, AL 若(AL)= 1100 1100B 执行后 （21H端口) = 0CCH (2) MOV DX ， 21BH OUT DX， AL 若（AL）= 1010 0110B 执行后 (21BH端口)= (AL) = 0A6H 例 (1) 累加器AL、AX的专用指令 对输入指令IN ，目的操作数只能为AL, 或AX IN AL, 21H IN AX, DX IN BX, 21H 对输出指令OUT ，源操作数只能为AL, 或AX OUT 20H, AL OUT DX, AX OUT DX, CX 输入/输出指令（IN、OUT）特点： （2）端口地址可由直接方式或间接方式给出 例 OUT 219H, AL MOV DX, 219H OUT DX, AL 例 IN AL, 218H MOV DX, 218H IN AL, DX 当端口号FFH，即255时, 需把端口号放在DX寄存器中， DX是一个16位寄存器，范围在0FFFFh之间。 当端口号在0FFH，即0255时， 可在指令中直接指定端口号 例 IN AL, 21H OUT 20H, AL 当端口号在0FFH，即0255时， 可在指令中直接指定端口号，称长格式指令 当端口号FFH，即255时, 需把端口号放在DX寄存器中，称短格式指令 原因是使用直接端口方式的指令机器码相对长 例 指令 机器码 IN AL, 21H E421 ;两个字节 OUT 20H, AL E620 IN AL, DX EC ;一个字节 OUT DX, AL EE (3) 可进行字节或字传送 由指令中AL或AX的类型决定 (4) 注意端口地址与端口内容的区别 IN AL, 21H 不等于(AL) 21H OUT DX, AL 不等于 (DX) (AL) IN AL, 20H ;字节传送 IN AX, 20H ;字传送 IN AL, DX ;字节传送 IN AX, DX ;字传送 OUT 20H, AL ;字节传送 OUT 20H, AX ;字传送 OUT DX, AL ;字节传送 OUT DX, AX ;字传送 3. 输入/输出指令时序 当CPU执行IN指令时，进入I/O端口读周期 当CPU执行OUT指令时，进入I/O端口写周期 掌握 （1）在最小模式下，I/O端口的读、写周期。 （2）IBM PC/XT 总线上I/O端口的读、写周期。 (1) 在最小模式下，I/O端口的读、写周期 与读、写存储器的过程相似，不同之处： 1IO/M变高，CPU操作I/O端口。 2端口的地址信号出现在A15A0上， A19A16全为低电平。 T1T2T3T4 IO/M A15A8 A19A16 /S6S3 ALE RD DT/R DEN CLK A7 A0 D7 D0 AD7AD0 8088 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET 8088CPU最小模式下, I/O端口读周期时序 8088CPU最小模式下, I/O端口写周期时序 T1T2T3T4 IO/M A15A8 AD7AD0 ALE WR DT/R DEN CLK A7 A0 D7 D0 8088 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET A19A16 /S6S3 (2) IBM PC/XT 总线上I/O端口的读、写周期 与读、写存储器的过程相似，不同之处： 1IOR、IOW变低，CPU操作I/O端口。 2端口的地址信号出现在A15A0上， A19A16全为低电平。 3. 增加了一个TW等待周期 l IBM PC/XT 总线上I/O端口读周期 当CPU 执行 IN 指令时，进入I/O端口读周期, 从指定的端口读入数据到CPU中。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U I/O端口读周期时序 D7 D0 IOR A15A0 ALE CLK T4T1T2T3 Tw GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IBM PC/XT总线插槽引脚信号 例 假设 端口218H的内容为7BH MOV DX，218H IN AL, DX 信号变化过程： A15A0上出现地址信号 0000 0010 0001 1000B (由CPU发出) ALE上出现正脉冲信号 IOR 变低 D7D0 上出现有效信号 0111 1011B (由端口送出) IOR变高，数据进入AL D7 D0 IOR A15A0 ALE CLK T4T1T2T3 Tw l IBM PC/XT 总线上I/O端口写周期 当CPU 执行 OUT 指令时，进入I/O端口写周期, 将数据写入指定的端口。 I/O端口1 I/O端口2 I/O端口3 地址 译码 数据 缓冲 控制 电路 外 设 AB DB CB C P U I/O端口写周期时序 A15A0 ALE IOW CLK D7 D0 T4T1T2T3Tw GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IBM PC/XT总线插槽引脚信号 例 假设 (AL) = 92H MOV DX，319H OUT DX，AL 信号变化过程： A15A0上出现地址信号 0000 0011 0001 1001B (由CPU发出) ALE上出现正脉冲信号 IOW 变低 D7D0 上出现有效信号 1 0 0 1 0 0 1 0 B (由CPU送出) IOW变高， 数据写入319H端口 A15A0 ALE IOW CLK D7 D0 T4T1T2T3Tw 三、I/O端口的译码 1. 译码电路的作用 2. 译码电路的构成 3. 设计译码电路的方法 4. 片内译码和片选译码 1、译码电路的作用 将CPU执行IN/OUT指令发出的地址信号, “翻译”成欲操作端口的选通信号，解决存储器、 I/O设备与CPU连接时地址总线失配问题。 此信号常作为接口内三态门或锁存器的控制信号 ， 接通或断开接口数据线与系统的连接。 IN指令时序 A15A0 IOR CLK D7 D0 T4 T1T2 T3Tw A15A0 CLK IOW D7D0 T4T1T2T3 Tw OUT指令时序 该电路在CPU执行指令 MOV DX, 200H IN AL, DX 将输入设备的数据读入CPU内AL中 图中译码电路的作用： 只当A15A0上出现200H时 ， （即0000 0010 0000 0000B ） 输出0，其他输出1。 例 一个输入设备的简 单 接 口 电 路 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线 200H 0 0 0 D7 D0 A15 A0 与 非 PC总线 执行: MOV DX, 200H IN AL, DX 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线 200H 0 0 0 D7 D0 A15 A0 与 非 PC 总 线 IN指令时序 A15A0 IOR CLK D7 D0 T4 T1T2 T3Tw 0000 0010 0000 0000 输入设备接口电路，即硬件上保证: 只在CPU执行从200H端口输入数据时， 三态门处于工作状态，使输入设备的数据送上总线侧， 而CPU执行其它指令时, 三态门均处于高阻状态, 使输入设备的数据线与总线侧断开 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线 200H 0 0 0 D7 D0 A15 A0 与 非 PC 总 线 MOV DX, 200H IN AL, DX 思考：其他的指令为什么不可以？ 该电路在CPU执行指令 MOV DX, 300H OUT DX, AL 将CPU内AL中的数据送至输出设备 图中译码电路的作用： 只当A15A0上出现300H时， （即0000 0011 0000 0000B） 输出0，其他输出1。 例 一个输出设备的简 单 接 口 电 路 PC总线 锁存器 输出 设备 数据线 IOW 地址 译码 地址线 300H 0 0 0 D7 D0 A15 A0 与 非 OUT指令时序 执行： MOV DX, 300H OUT DX, AL A15A0 CLK IOW D7D0 T4T1T2T3 Tw PC总线 锁存器 输出 设备 数据线 IOW 地址 译码 地址线 300H 0 0 0 D7 D0 A15 A0 与 非 0000 0110 0000 0000 输出设备接口电路，即硬件上保证: 只在CPU执行从300H端口输出数据时， 锁存器处于触发状态，其输出随输入变化， 而CPU执行其它指令时, 锁存器均处于锁存状态, 其输出不随输入变化， PC 总 线 锁存器 输出 设备 数据线 IOW 地址 译码 地址线 300H 0 0 0 D7 D0 A15 A0 与 非 MOV DX, 300H OUT DX, AL 思考：其他的指令为什么不可以？ 2、译码电路的构成 74LS138 译码器 门电路： 与门、非门、或门、与非门、或非门等 译码器： 2-4线译码器 74LS139 3-8线译码器 74LS138 4-16线译码器 74LS154 等 可用门电路、译码器或者两者的组合实现。 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 据端口地址确定地址信号A15A0的取值， 用门电路、译码器或两者组合实现满足此取值情况的电路 。 3、设计译码电路的方法 设计译码电路时： 1. 端口的选通信号通常为低电平有效 2. 除端口的地址信号参加译码外， 控制信号IOW、IOR (IO/M、 AEN也可参加译码) 译 码 电 路 A0 A1 A14 A15 IOR IOW AEN 译码电路示意图 74LS138译码器功能表 旧P19 实验附4 74LS138 3-8译码器 A Y0 B Y1 C Y2 Y3 G1 Y4 G2A Y5 G2B Y6 Y7 例 设计端口地址为218H的译码电路 分析 CPU执行IN/OUT指令时，发出端口的地址信号 MOV DX, 218H IN AL, DX 或 OUT DX, AL 对应218H端口的地址信号为（取A9A0）： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 (地址信号) 1 0 0 0 0 1 1 0 0 0 B 2 1 8 H 只要满足此地址取值的译码电路均可 方法一、用门电路实现218H的地址译码 数 据 线 DB RD WR CS 端口 译码 电路 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 AEN IOR IOW I/O接口PC总线 D0 D7 D0 D7 1 0 0 0 0 1 1 0 0 0 0 取缓冲区 LEA DI, buffer ;首地址 MOV CX, 100H ;传送个数 MOV DX, 200H ;端口地址 next： ;延时等待 IN AL, DX ;读入数据 CALL delay MOV DI, AL ;送缓冲区 INC DI ;修改指针 LOOP next 、 ;延时子程 delay PROC PUSH CX MOV CX, 80H cc: LOOP cc POP CX RET delay ENDP 例2 无条件输出 : 编程控制系统板上扬声器发声。 47653210 61H 端口 8253与 门 放 大 器 扬 声 器 01 控制其它外设 扬声器控制电路图： T 个数 发声原理： 向扬声器发送一串脉冲信号， 推动扬声器内纸盆振动，发出声音 脉冲的频率，控制音高； 脉冲的个数，控制音长 1. 使61H端口的0位输出0，控制8253输出1。 2. 使61H端口的1位按所需频率交替输出0和1 ， 产生所需的声音。 编程方法： 47653210 61H 端口 8253与 门 放 大 器 扬 声 器 01 控制其它外设 扬声器控制电路图： code SEGMENT ASSUME CS:code start: MOV BX, 3000H ;控制脉冲个数 MOV DX, 6000H ;控制脉冲周期 IN AL, 61H ;读入61H端口数据 AND AL, 1111 1100b ;D0为0，8253 输出1 sound: XOR AL, 0000 0010b OUT 61H, AL ; 61H端口的D1交替为0和1 MOV CX, DX delay: LOOP delay ;延时 DEC BX ;控制脉冲数 JNZ sound MOV AH, 4CH INT 21H code ENDS END start 发声程序: 61H 端口 8253 与 门 放 大 器 扬 声 器 01 控制其它外设 T 个数 将发声程序改编为一子程： 入口参数 BX 控制音长 DX 控制音高 思考 ： 二、条件传送方式(查询传送方式) 实现方法： 在与外设进行传送数据前，CPU先查询外设状态， 当外设准备好后，才执行I/O指令，实现数据传送 特点： 1. CPU通过不断查询外设状态，实现与外设的速度匹配 2. CPU的工作效率低 查询传送方式，编程流程： N Y 从状态端口读入状态信息 从数据端口传送一个数据 外设准备好否 ？ 例1 查询方式输入 假设 外设的状态端口为21C H， 其中D4=1时，表示外设数据准备好 外设的数据端口为218 H。 实现从外设读入50H个字节到内存缓冲区buffer中 。 21CH端口 状态端口 218H端口 数据端口 地址 译码 数据 缓冲 控制 电路 输 入 外 备 C P U 地址线 数据线 控制线 查询方式输入接口, 参看教材图6-10 状态端口 D4=1 表示外设准备好 三 态 缓冲器 输 入 设 备 数 据 线 218H 数据 端口 地址 译码 地址线 状态 端口 地址 译码 锁 存 器 IOR R Q D 三 态 缓冲器 +5v D4 21CH STB PC总线 IOR A15 A0 D7 D0 取缓冲区首地址 MOV DS, AX LEA DI, buffer MOV CX, 50H ;传送个数 next: MOV DX, 21CH ask： IN AL, DX ;从状态端口读入状态信息 TEST AL, 0001 0000B ;检测D4位 JZ ask ;D4=0,继续查询 MOV DX, 218H IN AL, DX ;从数据端口读入数据 MOV DI, AL ;送缓冲区 INC DI ;修改缓冲区指针 LOOP next ;传送下一个 、 查询方式输入程序段: 例2 查询方式输出 假设 外设的状态端口为21C H， 其中D0 = 0时，表示外设准备好 外设的数据端口为219 H。 编程将缓冲区buffer的80H个字节输出到外设。 21CH端口 状态端口 219H端口 数据端口 地址 译码 数据 缓冲 控制 电路 输 出 外 设 C P U 地址线 数据线 控制线 查询方式输出接口, 参看教材图6-11 状态端口 D0 = 0 表示外设准备好 输 出 设 备 数 据 线 219H 数据 端口 地址 译码 地址线 锁 存 器 R D Q 三 态 缓冲器 +5v ACK PC 总 线 IOR A15 A0 D7 D0 IOW 状态 端口 地址 译码 D0 21CH 取缓冲区首地址 MOV DS, AX LEA SI, buffer MOV CX, 80H ;传送个数 next: MOV DX, 21CH ask： IN AL, DX ;从状态端口读入状态信息 TEST AL, 0000 0001B ;检测D0位 JNZ ask ;D00,继续查询 MOV AL, SI ;从缓冲区取数 MOV DX, 219H OUT DX, AL ;从数据端口输出数据 INC SI ;修改缓冲区指针 LOOP next ;输出下一个 、 查询方式输出程序段 ： 三、中断传送方式 实现方法： 1. 当外设准备好，向CPU发出中断请求 2. CPU在满足响应中断的条件下，发出中断响应信号； 3. CPU暂停当前的程序，转 去执行中断服务程序， 完成与外设的数据传送； 4. CPU从中断服务程序返回，继续执行被中断的程序 中断服务程序 发申请 中断服务程序 发申请 中断方式下 CPU执行程序流程 外 设 使用中断方式时: 外设准备数据，CPU执行程序, CPU与外设并行工作； 一旦外设准备就绪，外设向CPU发中断申请， CPU暂停原程序执行，响应中断，进行数据传输 。此时，CPU与外设是串行工作。 1. CPU和外设大部分时间处在并行工作状态, 只在CPU响应外设的中断申请后， 进入数据传送的过程 2. 中断传送方式提高了CPU的效率 中断传送方式的特点： 中断方式 输入接口: 某位未屏蔽， 中断屏蔽触发器 置0，Q=0 （1）当外设数据准备好，外设向接口电路发出选通信号: 将数据打入锁存器；同时将中断请求触发器置“1”， （2）若此时,中断请求屏蔽触发器置“0”, =1，Q=0， 允许本接口发出中断, 接口电路向CPU发出中断请求信号INTR=1； （3）CPU在运行程序时不断访问INTR，若查到INTR=1信号， 且CPU内部中断允许标志IF=1， 则CPU在现行指令执行完后， 暂停程序的执行，向接口电路发出中断响应信号 。 （4）外设把中断类型号送上数据总线； （4N）=（IP），（4 （N+2）=（CS） （5）CPU转入中断服务程序，执行IN指令，读入数据； 清除中断请求标志。当中断处理完后，返回原程序。 四、DMA 传送方式(直接存储器存取方式) 实现方法： 1. 由专用接口芯片DMA控制器 (称DMAC) 控制传送过程， 2. 当外设需传送数据时，通过 DMAC向CPU发出总线请求 ； 3. CPU发出总线响应信号，释放总线； 4. DMAC接管总线，控制外设、内存之间直接数据传送 DMA 传送方式过程 CPU DMAC 内存 外设 总线 响应 总线 请求 DMA传送方式的特点 1. 外设和内存之间，直接进行数据传送， 不通过CPU, 传送效率高。 适用于在内存与高速外设、 或两个高速外设之间进行大批量数据传送 。 2. 电路结构复杂，硬件开销较大。 接收接口往DMA控制器发出DMA请求信号后， DMA控制器能向CPU发出总线请求信号HOLD(高电平)。 当CPU向DMA发出响应信号HLDA(高电平)以后， DMA能接管对总线的控制，进入DMA方式。 能向地址总线发出内存地址信息， 对其进行寻址及修改地址指针。 能向存储器或外设发 ， 命令。 能决定传送字节数，并判断DMA传送是否结束。 DMA过程结束，能向CPU发出DMA结束信号，HOLD变低,将总线控 制权还给CPU，CPU恢复正常工作。 DMA控制器功能 DMA控制器工作原理 当外设输入数据准备好，外设向DMA发出一个选通信号， 将数据送数据端口；向DMA发出请求。 DMA控制器向CPU发出总线请求信号(HOLD）高电平。 CPU在现行总线周期结束后响应， 向DMA发出响应信号(HLDA）高电平； CPU放弃对总线控制，DMA控制器接管三态总线， 接口将数据送上数据总线，并撤消DMA请求； 内存收到数据以后，给DMA一个回答，于是DMA修改地址指针， 改变传送字节数。检查传送是否结束。没有结束， 下次接口准备好数据， 再进行一次新的传输； 当计数值计为0，DMA传输过程便告结束。 DMA控制器撤消总线请求(HOLD变低)，在下一个时钟周期上升沿使总线响 应HLDA变低，DMA释放总线，CPU取得总线控制权。 DMA控制器工作原理（续） DMA控制器工作原理（续） 用DMA方式进行输出过程与输入过程类似 ， 只是在DMA控制器发出回答信号后 接着发出的是IO写信号和存储器读信号 ， 数据传送方向与输入相反而已。 DMA控制器工作原理（续） 第四节 接口技术的现状与发展趋势 (自学） 一、接口技术的现状 二、接口技术的发展趋势 一、接口技术的现状 1用简单的逻辑电路 2用可编程集成接口芯片 3用多功能的芯片组 4. ? (结合所学的数字电子技术, 在并行接口实验报告上阐述) 第四次实验报告 1. 用简单的逻辑电路 采用简单的逻辑部件完成接口电路 特点：原理清楚，但实际用得少。 例1 无条件输入接口 例2 无条件输出接口 例3 查询输入接口 例4 查询输出接口 注意： 教材中控制信号采用的是8088CPU工作于最小模式下的信号 讲义中控制信号采用的是IBM PC/XT总线上的信号 例 1 无条件输入接口（参看教材图6-8） 三 态 缓冲器 输入 设备 数据 线 IOR 地址 译码 地址线 200H 0 0 0 D7 D0 A15 A0 与 非 PC 总 线 注意： 在逻辑门前输入信号的 ，表示对信号求反。 与锁存器、三态门等控制端的意义不同。 简单的逻辑电路： 例 2 无条件输出接口（参看教材图6-9） PC总线 锁存器 输出 设备 数据线 IOW 地址 译码 地址线 300H 0 0 0 D7 D0 A15 A0 与 非 简单的逻辑电路： 例3 查询输入接口（参看教材图6-11） 状态端口 D4=1 表示外设准备好 三 态 缓冲器 输 入 设 备 数 据 线 218H 数据 端口 地址 译码 地址线 状态 端口 地址 译码 锁 存 器 IOR R Q D 三 态 缓冲器 +5v D4 21CH STB PC总线 IOR A15 A0 D7 D0 & & MOV DX, 218H IN AL, DX MOV DX, 21CH IN AL, DX 简单的逻辑电路： 例4 查询输出接口（参看教材图6-12） 状态端口 D0 = 0 表示外设准备好 输 出 设 备 数 据 线 219H 数据 端口 地址 译码 地址线 锁 存 器 R D Q 三 态 缓冲器 +5v ACK PC 总 线 IOR A15 A0 D7 D0 IOW 状态 端口 地址 译码 D0 21CH & & MOV DX, 219H OUT DX, AL MOV DX, 21CH IN AL, DX 简单的逻辑电路： 2. 用可编程集成接口芯片 将完成某一功能的接口电路集成在一个芯片上， 通过对接口芯片编程，设置接口芯片的工作状态。 特点： 1. 体积小、功能强、可靠性高 2. 通常是专门为配合微机系统中的各种适配器设计， 不必增加或增加很少的电路，就可直接与总线连接， 使用方便。 3. 应用时，应掌握芯片的工作原理、外部特性、编程方法 。 接口芯片举例： 并行接口芯片 8255A、8155A、Z80-PIO 串行接口芯片 8251A、8250、Z80-SIO 定时/计数器 8253、8254、Z80-CTC 中断控制器 8259A DMA控制器 8237A、Z80-DMA 键盘控制器 8279 CRT控制器 8275、6845 硬盘控制器 6843 D/A转换器 DAC0832 A/D转换器 ADC0809 例 用可编程并行接口芯片8255A做打印机的接口 。 查询方式接线图 A0 A1 CS 并行接口8255A 打 印 机 PC总线 A0 A1 数 据 线 IORRD WR IOW 片选 译码 PA0 PA7 PC0 PC4 A2 A9 数据线 STROBE BUSY D0 D7 D0 D7 中断方式接线图 A0 A1 CS 并行接口8255A 打 印 机 PC总线 A0 A1 数 据 线 IORRD WR IOW 片选 译码 PA0 PA7 PC7 PC6 A2 A9 数据线 S