门电路和组合逻辑电路.ppt

第第2020章章 门电路和组合逻辑电路门电路和组合逻辑电路 20.1 20.1 数制和脉冲信号数制和脉冲信号 20.2 20.2 基本门电路及其组合基本门电路及其组合 20.5 20.5 逻辑代数逻辑代数 20.4 CMOS20.4 CMOS门电路门电路 20.3 TTL20.3 TTL门电路门电路 20.6 20.6 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 20.7 20.7 加法器加法器 20.8 20.8 编码器编码器 20.9 20.9 译码器和数字显示译码器和数字显示 1. 1. 掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值 表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路、门电路、CMOSCMOS门门 电路的特点。电路的特点。 3. 3. 会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。 4. 4. 理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。电路的工作原理和功能。 5. 5. 学会数字集成电路的使用方法。学会数字集成电路的使用方法。 本章要求：本章要求： 2. 2. 会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。 第第2020章章 门电路和组合逻辑电路门电路和组合逻辑电路 20.120.1 数制和脉冲信号数制和脉冲信号 20.1.1 20.1.1 数制数制 数字电路的功能是要处理信息数字电路的功能是要处理信息 因此，必须将信息表示成电路能够识别，便于运算或因此，必须将信息表示成电路能够识别，便于运算或 存储的形式。存储的形式。 信息主要有两类：数值信息信息主要有两类：数值信息 和和 非数值信息非数值信息 数值信息的表示方法数值信息的表示方法数制及其转换数制及其转换 非数值信息的表征方法非数值信息的表征方法编码编码 1 1、常用数制、常用数制 （ 1 1）十进制）十进制 任意十进制数（任意十进制数（D D）10 10可以表示如下： 可以表示如下： 一个十进制数一个十进制数234.56234.56可以表示如下：可以表示如下： 第i位的 数码 第i位的位权，其中N为 计数的基数（底数） （ 2 2）二进制）二进制 （ 3 3）八进制）八进制 （ 4 4）十六进制）十六进制 任意十进制数（任意十进制数（D D）10 10可以表示如下： 可以表示如下： 第i位的位权，其中N为 计数的基数（底数） 第i位的数码 20.120.1 数制和脉冲信号数制和脉冲信号 20.1.1 20.1.1 数制数制 常用的进位计数制常用的进位计数制 基数数码特性 十进制1009逢十进一 二进进制20，1逢二进进一 八进制807逢八进一 十六进制1609，AF逢十六进一 注意：选择什么数制来表示信息，对数字系统（电注意：选择什么数制来表示信息，对数字系统（电 路）的成本和性能影响很大，在路）的成本和性能影响很大，在数字电路中多使数字电路中多使 用二进制用二进制来表示信息。来表示信息。 20.120.1 数制和脉冲信号数制和脉冲信号 20.1.1 20.1.1 数制数制 (2)(2)数制间的转换数制间的转换 任意进制数任意进制数= =十进制数十进制数 方法：利用位权展开方法：利用位权展开 十进制数十进制数= =任意进制数任意进制数: :基数乘除法基数乘除法 整数部分：除整数部分：除N N（基数）取余，逆序排列（基数）取余，逆序排列 例如：（例如：（156156）10 10 = = （1001110010011100） ） 2 2 （ （156156）10 10 = =（9C 9C）16 16 （156156）10 10 = =（1001 1001 11001100） 2 2 = =（9 9C C）1616 十进制数十进制数= =任意进制数任意进制数: :基数乘除法基数乘除法 小数部分：乘小数部分：乘N N（基数）取整，顺序排列（基数）取整，顺序排列 例如：（例如：（0.56250.5625）10 10 = = （0.10010.1001） ） 2 2 （ （ 0.56250.5625 ）10 10 = = （0.90.9）16 16 （0.370.37）10 10 = =（ （0.01010.0101） 2 2 误差误差 1 ABYC 或或 门逻辑状态真值表门逻辑状态真值表 0000 0011 1011 1101 1001 0111 0101 1111 2 2、 二极管或二极管或 门电路门电路 3 3、晶体管非门电路、晶体管非门电路 +UCC -UBB A RK RB RC Y T 1 0 截止截止饱和 逻辑表达式：Y=A “0” 10 “1” 电路电路 “0” “1” AY 非非 门逻辑状态真值表门逻辑状态真值表 逻辑符号 1 AY 1 1、与非门电路、与非门电路 有“0”出“1”，全“1”出“0” 与门与门 & A B C Y & A B C 与非门与非门 0001 0011 1011 1101 1001 0111 0101 1110 ABYC 与非门逻辑状态真值表与非门逻辑状态真值表 Y=A B C 逻辑表达式：逻辑表达式： 1 Y 非门非门 20.2.3 20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合 A B C R +U T -UB RC RK RB +U Y D D D D 2 2、或非或非门电路门电路 有“1”出“0”，全“0”出“1” 1 Y 非门非门 0001 0010 1010 1100 1000 0110 0100 1110 ABYC 或非门逻辑状态真值表或非门逻辑状态真值表 或门或门 A B C 1 或非门或非门 Y A B C 1 Y=A+B+C 逻辑表达式：逻辑表达式： 20.2.3 20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合 D D A B C R 0V T -UB RC RK RB +U Y D D 3 3、与、与或非或非门电路门电路 1 Y 1 20.2.3 20.2.3 基本逻辑门电路的组合基本逻辑门电路的组合 & A B & C D Y= 逻辑表达式：逻辑表达式： AB + CD & A B & 1 C D Y 例：根据输入波形画出输出波形例：根据输入波形画出输出波形 A B Y1 有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0” &A B Y1 1 A B Y2 Y2 例例: :已知表达式和输入波形，画出输出波形。 Y1=ABC Y2=A+B+C Y3=ABC Y4=A+B+C A B Y1 C Y2 Y3 Y4 20.3 20.3 TTL(TTL(TransistorTransistor-Transistor Logic)-Transistor Logic)门电路门电路 ( (晶体管晶体管晶体管逻辑门电路晶体管逻辑门电路) ) TTLTTL门电路是双极型集成电路，与分门电路是双极型集成电路，与分 立元件相比，立元件相比，具有速度快、可靠性高和微具有速度快、可靠性高和微 型化等优点型化等优点，目前分立元件电路已被集成，目前分立元件电路已被集成 电路替代。下面介绍电路替代。下面介绍集成集成 与非门与非门电路的工电路的工 作原理、特性和参数。作原理、特性和参数。 输入级输入级中间级中间级输出级输出级 20.3.1 TTL20.3.1 TTL与非门电路与非门电路 1. 1. 电路电路 T5 Y R3 R5 A B R4 R2R1 T3 T4 T2 +5V T1 E2 E1 B 等效电路等效电路 C 多发射极多发射极 晶体管晶体管 T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 +5V T1 “1” (3.6V) (1) (1) 输入全为高电平输入全为高电平“ “1”(3.6V)1”(3.6V)时时 2. 2. 工作原理工作原理 4.3V T T2 2 、T T 5 5 饱和导通饱和导通 钳位2.1V E E结反偏结反偏 截止截止 “0” (0.3V) 负载电流负载电流 （灌电流）（灌电流）输入全高“1”, 输出为低“0” 1V +5V T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 T1 2. 2. 工作原理工作原理 +5V T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 T1 2. 2. 工作原理工作原理 1V T T2 2 、T T 5 5 截止截止 负载电流负载电流 （拉电流）（拉电流） (2) (2) 输入端有任一低电平输入端有任一低电平“ “0”(0.3V)0”(0.3V) (0.3V) “1” “0” 输入有低“0” 输出为高“1” 流过 E结的电 流为正向电流 VY 5-0.7-0.7 =3.6V 5V +5V T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 T1 有有“ “0”0”出出“ “1”1” 全全“ “1”1”出出“ “0”0” “ “与非与非” ”逻逻 辑关系辑关系0 Y=A B逻辑表达式逻辑表达式 ： Y & A B 与非门与非门 001 011 110 101 ABY “ “与非与非” ” 门逻辑真值表门逻辑真值表 74LS20（4输入2门） 1234567 891011121314 & & 74LS00（2输入4门） 1234567 891011121314 地 地 电源 电源 (1) (1) 电压传输特性电压传输特性 ：输出电压输出电压 U UO O与 与输入电压输入电压 U U i i 的的关系关系 。 C C D D E E 3. TTL3. TTL与非门特性及参数与非门特性及参数 电压传输特性电压传输特性 测试电路测试电路 0 0 1 1 2 2 3 3 1 1 2 2 3 3 4 4 U U i i /V/V U U OO/V /V & +5V+5V U U i i U Uo o V V V V A A B B A A B B C C D D E E (2)TTL(2)TTL与非门的参数与非门的参数 电压传输特性电压传输特性 典型值典型值3.6V3.6V， 2.4V2.4V为合格为合格 典型值典型值0.3V0.3V， 0.4V0.4V为合格为合格 输出高电平电压输出高电平电压U UOH OH 输出低电平电压输出低电平电压U UOL OL 输出高电平输出高电平电压电压U UOH OH和输出低电平电压 和输出低电平电压U UOL OL U U OO/V /V 0 0 1 1 2 2 3 3 1 1 2 2 3 3 4 4 U U i i /V/V 输入高电平电流输入高电平电流 I IIH IH和输入低电平电流 和输入低电平电流 I IIL IL 当某一输入端接当某一输入端接高电平高电平，其余输入端接低电，其余输入端接低电 平平 时，时，流入该输入端的电流，流入该输入端的电流，称为高电平输入电流称为高电平输入电流 I I IHIH（ （ A A）。）。 当某一输入端接当某一输入端接低电平低电平，其余输入端接高电平其余输入端接高电平 时，时，流出该输入端的电流，流出该输入端的电流，称为低电平输入电流称为低电平输入电流 I I ILIL（ （mAmA）。）。 1输入低电平电流IIL与输入高电平电流IIH （1）输入低电平电流IIL是指当门电路的输入端接低 电平时，从门电路输入端流出的电流。 可以算出 ： 产品规定IIL1.6mA。 （2）输入高电平电流IIH是指当门电路的输入端接高 电平时，流入输入端的电流。两种情况： 由于p和i的值都远小于1， 所以，IIH的数值比较小， 产品规定：IIH40uA。 如图（a）所示，当与非门一个输入端（如A端） 接高电平，其他输入端接低电平，这时 IIH=Pib1, P为寄生三级管的电流放大倍数 如图（b）所示。当与非门的输入端全接高电平，这时 ，T1的发射结反偏，集电结正偏，工作于倒置的放大状 态。这时IIH=iIB1，i为倒置放大的电流放大系数。 指一个与非门能带同类指一个与非门能带同类 门的最大数目，它表示带门的最大数目，它表示带 负载的能力。负载的能力。 扇出系数扇出系数N NO O： ： （1）灌电流负载 当驱动门输出低电平时，电流从负载门灌入驱动门。 当负载门的个数增加，灌电流增大，会使T3脱离饱和，输出低 电平升高。因此，把允许灌入输出端的电流定义为输出低电平 电流IOL，产品规定IOL=16mA。由此可得出: NOL称为输出低电平时的扇出系数 。 1带负载能力 （2）拉电流负载 NOH称为输出高电平时的扇出系数。 产品规定IOH=0.4mA。由此可得出： 当驱动门输出高电平 时，电流从驱动门拉 出,流至负载门的输入 端。 拉电流增大时，RC4上 的压降增大，会使输 出高电平降低。因此 ，把允许拉出输出端 的电流定义为输出高 电平电流IOH。 一般NOLNOH，常取两者中的较小值作为门 电路的扇出系数，用NO表示。 对于对于TTLTTL与非门与非门 N NO O 8 8。 。 20.3.2 20.3.2 三态输出与非门三态输出与非门 当控制端当控制端 为高电平为高电平 “ “1 1” ”时，实时，实 现正常的现正常的“ “ 与非与非” ”逻辑逻辑 关系关系 Y Y= =ABAB “1” 控制端 D E 1. 1. 电路电路 T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 +5V T1 不起作用不起作用 20.3.2 20.3.2 三态输出与非门三态输出与非门 “0” 控制端 D E T5 Y R3 R5 A B R4 R2 R1 T3 T4 T2 +5V T1 1. 1. 电路电路 导通导通 1V 1V 截止截止 截止截止 当控制端当控制端 为低电平为低电平 “ “0 0” ”时，输时，输 出出 Y Y处于处于 开路状态开路状态 ，也称为，也称为 高阻状态高阻状态 。 & Y E B A 逻辑符号 0 高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 表示任意态表示任意态 20.3.2 20.3.2 三态输出与非门三态输出与非门 三态输出三态输出“ “与非与非” ”真值表真值表 ABEY 输出高阻输出高阻 功能表 三态门应用三态门应用 ： 可实现用可实现用一条一条总线分时传送总线分时传送 几个不同的数据或控制信号几个不同的数据或控制信号 。 “1” “0” “0” 如图所示如图所示 ： 总总 线线 & A A1 1 B B1 1 E E1 1 & A A2 2 B B2 2 E E2 2 & A A3 3 B B3 3 E E3 3 A1 B1 1. 1. 电路电路有有 源源 负负 载载 & Y C B A 逻辑符号逻辑符号 T5 Y R3 A B C R2R1 T2 +5V T1 RL U 20.3.3 20.3.3 集电极开路与非门电路集电极开路与非门电路(OC(OC门门) ) OCOC门的特点：门的特点： 1. 1.输出端可直接驱动负载输出端可直接驱动负载 如：如： Y & C B A KA +24V KA 220 2. 2.几个输出端可直接相联几个输出端可直接相联 & A1 B1 C1 Y1 & A2 B2 C2 Y2 & A3 B3 C3 Y3 U RL Y “1” “0” “0” “0” “0” 1. 1.输出端可直接驱动负载输出端可直接驱动负载 如：如： Y & C B A KA +24V KA 220 2. 2.几个输出端可直接相联几个输出端可直接相联 & A1 B1 C1 Y1 & A2 B2 C2 Y2 & A3 B3 C3 Y3 U RL Y “1” “0” “0” “1” “ “线与线与” ”功能功能 0 OCOC门的特点：门的特点： 20.4 20.4 MOSMOS门电路门电路 MOS场效应管集成电路虽然出现较晚，但由于 具有制造工艺简单、集成度高、功耗低、抗干扰能 力强等优点，所以发展很快，更便于向大规模集成 电路发展。它的主要缺点是工作速度较低。 如果MOS集成门电路只用N沟道（或P沟道） 制成的，就简称为NMOS（或PMOS）电路。如 果同时采用性能相同、导电极性相反的两种MOS 管构成的电路，称为互补对称MOS电路，简称 CMOS。 下面我们就来分别讨论（以增强型场效应管 为例）。 20.4.1 CMOS非门电路 D S G S D G +UDD AY T1 T2 PMOS管 NMOS管 CMOS 管 负载管 驱动管 (互补对称管) A=“1”时，T1导导通， T2截止，Y=“0” A=“0”时，T1截止， T2导导通，Y=“1” Y= A 2.CMOS与非门电路 Y +UDD T2 T1 B T4T3 A NMOS NMOS 驱动管驱动管 PMOS PMOS 负载管负载管 负载管整体与驱动管相串联负载管整体与驱动管相串联 输入全为1时， T1 T2导导通，电电阻很低； T3 T4截止，电电阻很高； Y=“0” 输入全为0或(有一个)时， T1 T2截止，电电阻很高； T3 T4导导通，电电阻很低； Y=“1” +UDD T3 T2 Y T4 T1 B A 3.CMOS或非门电路 NMOS NMOS 驱动管驱动管 PMOS PMOS 负载管负载管 负载管与驱动管整体相串联负载管与驱动管整体相串联 输入有一个或全为1时， 考虑输入全为1 T1 T2导导通，电电阻很低； T3 T4截止，电电阻很高； Y=“0” 输入全为0时， T1 T2截止，电电阻很高； T3 T4导导通，电电阻很低； Y=“1” 逻辑代数逻辑代数（又称布尔代数），（又称布尔代数），它是分析设计它是分析设计 逻辑电路的数学工具。虽然它和普通代数一样逻辑电路的数学工具。虽然它和普通代数一样 也用字母表示变量，也用字母表示变量，但变量的取值只有但变量的取值只有“ “0”0”， “ “1”1”两种，分别称为逻辑两种，分别称为逻辑“ “0”0”和逻辑和逻辑“ “1”1”。这里这里 “ “0”0”和和“ “1”1”并不表示数量的大小，而是表示两种并不表示数量的大小，而是表示两种 相互对立的逻辑状态。相互对立的逻辑状态。 逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系，而不是数而不是数 量关系。这是它与普通代数的本质区别量关系。这是它与普通代数的本质区别。 20.5 20.5 逻辑代数逻辑代数 在逻辑代数中只有在逻辑代数中只有逻辑乘（与运算）、逻辑加（逻辑乘（与运算）、逻辑加（ 或运算）和求反（非运算）三种基本运算或运算）和求反（非运算）三种基本运算。 根据这三种基本运算可以推导出逻辑运算的一根据这三种基本运算可以推导出逻辑运算的一 些法则，这就是下面列出的逻辑代数运算法则。些法则，这就是下面列出的逻辑代数运算法则。 基本公式基本公式 n n 公理公理 0 00=0 1+1=10=0 1+1=1 0 01=1=1 10=0 1+0=0+1=10=0 1+0=0+1=1 1 11=1 0+0=01=1 0+0=0 若若A A1,1,则则A=0 A=0 若若A A0,0,则则A=1A=1 20.5.1 20.5.1 逻辑代数运算法则逻辑代数运算法则( (基本公式基本公式 ) ) 自等律自等律 0-10-1律律 重叠律重叠律 互补律互补律 基本公式基本公式 常常 量量 与与 变变 量量 的的 关关 系系 变变 量量 与与 自自 身身 的的 关关 系系 11 00 1 11 1 1 1 00 反演律（摩根定律）反演律（摩根定律） 利用状态表（真值表）证明/验证公式： AB 00 01 10 11 11 10 01 00 00 00 还原律还原律 n n 基本公式基本公式 特特 殊殊 规规 律律 逻辑函数相等的概念：设A,B,C是一组逻辑变量，而 F(A,B,C, )和G(A,B,C, )的函数，若对应A,B,C的 任何一组取值，F和G的值都相同，则F和G相等，记为: F=G。 2. 2. 逻辑代数的基本运算法则逻辑代数的基本运算法则 普通代数普通代数 不适用！不适用！ 证证: : 结合律结合律 分配律分配律 A+1=1 A A=A . 交换律交换律 与普通代数相似的的基本运算法则与普通代数相似的的基本运算法则 证明： A+AB = A （4） （3） （5） （6） 吸收律吸收律 (1) (1) A+AB = AA+AB = A (2) (2) A A( (A+BA+B) ) = A = A 特特 殊殊 规规 律律 : :都可以利用前面的公式（或真值表）进行证明都可以利用前面的公式（或真值表）进行证明 。 对上述的公式、定理要熟记，做到举一反三。 基本公式 n几个需要注意的问题 n 不存在变量的指数 AAAA3 n允许提取公因子 AB+AC=A(B+C) n没有定义除法 AB=BC A=C 4.没有定义减法 A=1,B =0,C= 0 AB=B C=0,A C A=1,B =1 0+0+1 =1+1+ 1 0=01 +1 =A 20.5.2 20.5.2 逻辑函数的表示方法逻辑函数的表示方法 数字电路用逻辑代数作分析时，将所有输入量 和输出量都看作逻辑变量（非0即1），我们用字 母A、B、C 表示，字母上面无反号的叫原变 量如A，字母上面有反号的叫反变量如 其中：输入量是自变量，通称为逻辑变量；输 出量是因变量，即运算结果，当输入量的取值确定 之后，输出的取值便随之而定。输出与输入之间是 一种函数关系，称为逻辑函数，写作Y=F(A,B,C,) 任何一件具体的因果关系都可以用一个逻辑函数任何一件具体的因果关系都可以用一个逻辑函数 来描述。来描述。 逻辑函数与逻辑变量之间的关系，可以用逻辑 状态表（真值表）、逻辑式、逻辑图和卡诺图四种 方法来表示，它们之间可以相互转换。 逻辑式 常用逻辑式 与或表达式 与或表达式 与非表达式 或与非表达式 其中，与或逻辑表达式最为常见。 用与、或、非等运算来表达逻辑函数的表达式。 同一个逻辑函数可以用不同的逻辑式来表达。 例：例：有一有一T T形走廊，在相会处有一路灯，在进入走形走廊，在相会处有一路灯，在进入走 廊的廊的A A、 B B 、C C三地各有控制开关，都能独立进行控三地各有控制开关，都能独立进行控 制。任意闭合一个开关，灯亮；任意闭合两个开关制。任意闭合一个开关，灯亮；任意闭合两个开关 ，灯灭；三个开关同时闭合，灯亮。设，灯灭；三个开关同时闭合，灯亮。设A A、 B B 、C C代代 表三个开关（输入变量）；表三个开关（输入变量）；Y Y代表灯（输出变量）。代表灯（输出变量）。 20.5.2 20.5.2 逻辑函数的表示方法逻辑函数的表示方法 下面我们以例题来说明下面我们以例题来说明3 3种表示方法。种表示方法。 1. 1. 列逻辑状态表列逻辑状态表 设：开关闭合其状态为“1”，断开为“0” 灯亮状态为“1”，灯灭为“0” 用输入、输出变量用输入、输出变量 的逻辑状态（的逻辑状态（“ “1 1或或 0 0” ”）以表格形式来）以表格形式来 表示逻辑函数。表示逻辑函数。 三输入变量有八种组合状态三输入变量有八种组合状态 n n输入变量有输入变量有2 2 n n 种组合状态种组合状态 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 2. 2. 逻辑式逻辑式 用用 “ “与与” ” 、“ “或或” ”、“ “非非” ” 等运算来表达等运算来表达逻辑函数的逻辑函数的 表达式表达式。 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 逻辑函数标准型逻辑函数标准型: : （1 1）最小项：）最小项：在在n n变量逻辑变量逻辑 函数中，若函数中，若mm为为包含包含n n个因子个因子 的的乘积项乘积项，且这，且这n n个变量均个变量均 以原变量或反变量的形式在以原变量或反变量的形式在 mm中仅出现一次（不出现是中仅出现一次（不出现是 不行的），不行的），则称则称mm为该组变为该组变 量的最小项。量的最小项。 输入变量之间是“与”的逻辑关系； n n变量函数具有变量函数具有2 2 n n 个最小项。个最小项。 输入变量的每一组取值都使一个对应的最小项的值为输入变量的每一组取值都使一个对应的最小项的值为1 1 。 最小项：最小项：在输入变量的任何取值下必有只有一个最小在输入变量的任何取值下必有只有一个最小 项为项为1 1。 n n变量函数的所有最小项之和为变量函数的所有最小项之和为1 1。 任意两个最小项乘积为任意两个最小项乘积为0 0。 最小项的性质最小项的性质 ： 最小项：最小项：原变量为原变量为1 1，反变量为，反变量为0 0 （1 1）最小项）最小项 即，各种组合之间是“或”的逻辑关系。 最大项：最大项：在输入变量的任何取值下必有只有一个在输入变量的任何取值下必有只有一个 最大项为最大项为0 0。 n n变量函数的所有最大项之积为变量函数的所有最大项之积为0 0。即，。即，各种组合之间是 “与”的逻辑关系。 任意两个最大项之和为任意两个最大项之和为1 1。 最大项的性质最大项的性质 ： （2 2）最大项：）最大项：在在n n变量逻辑函数中，若变量逻辑函数中，若MM为为n n个变个变 量量之和之和，且这，且这n n个变量均以原变量或反变量的形式个变量均以原变量或反变量的形式 在在MM中出现一次，中出现一次，则称则称MM为该组变量的最大项为该组变量的最大项。 输入变量的每一组取值都使一个对应的最大项的值为输入变量的每一组取值都使一个对应的最大项的值为0 0 。 最大项：最大项：原变量为原变量为0 0，反变量为，反变量为1 1 输入变量之间是“或”的逻辑关系； 逻辑函数标准型之间关系：逻辑函数标准型之间关系： （1 1）最小项）最小项之和形式（积之和）之和形式（积之和） （2 2）最大项）最大项之积形式（和之积）之积形式（和之积） （3 3）最大项和最小项）最大项和最小项之间的关系：之间的关系：相反（取反）相反（取反） 2. 2. 逻辑式逻辑式 取 Y=“1”的最小项 ( 或Y=“0” ) 列逻辑式 为了方便，取 Y = “1” 用用 “ “与与” ” 、“ “或或” ”、“ “非非” ” 等运算来表达逻辑函数的等运算来表达逻辑函数的 表达式。表达式。 (1)由逻辑状态表写出逻辑式 一种组合中，输入变 量之间是与关系， 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 对应于Y=1，若输入变量为若输入变量为“ “1”1” ，则取输入变量本身，则取输入变量本身( (如如 A A ) )； 若输入变量为若输入变量为“ “0 0” ”则取其反变则取其反变 量量( (如如 ) )。 各组合之间各组合之间 是是或关系或关系 2. 2. 逻辑式逻辑式 反之，也可由逻辑式列出状态表。反之，也可由逻辑式列出状态表。 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 对应于Y=1的四个最小项 例如：写出Y=AB+BC+CA的最小项逻辑式。 Y=AB+BC+CA =AB(C+C)+BC(A+A)+CA(B+B) =ABC+ABC +ABC+ABC +ABC+ABC =ABC+ABC+ABC+ABC 可见， （1）同一个逻辑函数可以用不同的逻辑式来表达。 （2）但由最小项组成的“与或”逻辑式是唯一的 。 （3）逻辑状态表也是唯一的 。 3. 3. 逻辑图逻辑图 Y C B A & & & & & & & 1 C B A 根据逻辑式， 逻辑乘用“与”门实现； 逻辑加用“或”门实现； 求反用“非”门实现。 20.5.3 20.5.3 逻辑函数的化简逻辑函数的化简 由逻辑状态表直接写出的逻辑式及由此画出由逻辑状态表直接写出的逻辑式及由此画出 的逻辑图，一般比较复杂；若的逻辑图，一般比较复杂；若经过简化，则可经过简化，则可 使用较少的逻辑门实现同样的逻辑功能。使用较少的逻辑门实现同样的逻辑功能。从而从而 可节省器件，降低成本，提高电路工作的可靠可节省器件，降低成本，提高电路工作的可靠 性。性。 利用利用逻辑函数的化简逻辑函数的化简和和逻辑代数变换逻辑代数变换，可用，可用 不同的门电路不同的门电路实现相同的逻辑功能。实现相同的逻辑功能。 由于与或型较为常见，且易于转换成其它形由于与或型较为常见，且易于转换成其它形 式，我们化简的任务就明确为式，我们化简的任务就明确为化成与化成与- -或最简式。或最简式。 常用逻辑表达式 与或表达式 与或表达式 与非与非表达式 或与非表达式 应用逻辑代数运算法则化简应用逻辑代数运算法则化简 20.5.3 20.5.3 逻辑函数的化简逻辑函数的化简 化简方法化简方法 公式法公式法 卡诺图法卡诺图法 “ “最简最简”一词在这里的含义是：一词在这里的含义是：乘积项的项数乘积项的项数 最少和每个乘积项所含的变量数目也最少最少和每个乘积项所含的变量数目也最少。 逻辑状态表 (是唯一的) 最小项逻辑式 (是唯一的，但不是最简的) 化简 (逻辑代数运算法则或卡诺图) 简化逻辑式 (不是唯一的) 逻辑图 (不是唯一的) 20.5.3 20.5.3 逻辑函数的化简逻辑函数的化简 1.1.用用 与非门构成基本门电路与非门构成基本门电路 (2)应用与非门构成或门电路 (1) 应用与非门构成与门电路 A Y & B & B A Y & & & 由逻辑代数运算法则： 由逻辑代数运算法则： 在集成电路中，与非门是其基本器件之一在集成电路中，与非门是其基本器件之一 & YA (3) (3) 应用与非门构成非门电路应用与非门构成非门电路 (4) (4) 用与非门构成或非门用与非门构成或非门 Y B A & & & 由逻辑代数运算法则： 例1： 化简 2. 2.应用逻辑代数运算法则化简应用逻辑代数运算法则化简 （1 1）并项法）并项法 例2： 化简 （2 2）配项法）配项法 例3： 化简 （3 3）加项法）加项法 （4 4）吸收法）吸收法 例4： 化简 应用应用 首先需要填首先需要填项项 例5： 化简 例题例题66化简 证明 吸收律 例题例题77 20.620.6 组合逻辑电路的分析与综合组合逻辑电路的分析与综合 组合逻辑电路：组合逻辑电路：任何时刻电路的输出状任何时刻电路的输出状 态只取决于该时刻的输入状态，而与该时刻态只取决于该时刻的输入状态，而与该时刻 以前的电路状态无关。以前的电路状态无关。 组合逻辑电路框图组合逻辑电路框图 X X1 1 X Xn n X X2 2 Y Y2 2 Y Y1 1 Y Yn n . . . . . . . . 组合逻辑电路组合逻辑电路输入输入输出输出 组合逻辑电路组合逻辑电路的的分析和综合分析和综合，就是讨论它的，就是讨论它的 输出变量与输入变量之间的关系。逻辑函数可用输出变量与输入变量之间的关系。逻辑函数可用 下列三种方法表示：下列三种方法表示：逻辑表达式逻辑表达式、逻辑状态表逻辑状态表和和 逻辑图逻辑图，且相互之间可以转换，且相互之间可以转换。 20.6.1 20.6.1 组合逻辑电路的分析组合逻辑电路的分析 (1) (1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式 (2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换 (3) (3) 列逻辑状态表列逻辑状态表 (4) (4) 分析逻辑功能分析逻辑功能 已知逻辑电路已知逻辑电路 确定 逻辑功能逻辑功能 分析步骤：分析步骤： 例例 1 1：分析下图的逻辑功能分析下图的逻辑功能 (1) (1) 写出逻辑表达式写出逻辑表达式 Y = Y2 Y3 = A AB B AB . A B . . A B . A . . A BB Y1 . A B & & & & Y Y3 Y2 . . (2) (2) 应用逻辑代数化简应用逻辑代数化简 Y = Y = A AB B ABA AB B AB . . . . . . = = A AB +B ABA AB +B AB . . . . = = AB +ABAB +AB 反演律 = = A A ( (A+BA+B) +) +B B ( (A+BA+B) ) . . . . 反演律 = = A AB +B ABA AB +B AB . . . . (3) (3) 列逻辑状态表列逻辑状态表 ABY 0 0 1 1 0 0 1 1 1 0 01 Y= Y= AB +ABAB +AB =A B 逻辑式逻辑式 (4) (4) 分析逻辑功能分析逻辑功能 输入输入相同相同输出为输出为“ “0”0”，输入输入相异相异输出为输出为“ “1”1”， 称为称为“ “异或异或” ”逻辑逻辑关系。这种电路称关系。这种电路称“ “异或异或” ”门。门。 =1=1 A A B B Y Y 逻辑符号逻辑符号 (1) (1) 写出逻辑式写出逻辑式 例例 2 2：分析下图的逻辑功能分析下图的逻辑功能 . A B . Y = AB AB . AB 化简化简 & & 1 1 1 1 .B A Y & A B = AB +AB (2) (2) 列逻辑状态表列逻辑状态表 Y= AB +ABY= AB +AB (3) (3) 分析逻辑功能分析逻辑功能 输入输入相同相同输出为输出为“ “1”,1”,输入相异输出为输入相异输出为“ “0”,0”,称称 为为“ “判一致电路判一致电路” ”( (“ “同或门同或门” ”) ) , ,可用于判断各输入端可用于判断各输入端 的状态是否相同。的状态是否相同。 =A B 逻辑式逻辑式 =1 A B Y 逻辑符号 =A B ABY 0 0 1 1 0 0 1 0 0 1 11 应用还原律反演律 20.6.2 20.6.2 组合逻辑电路的综合（设计）组合逻辑电路的综合（设计） 根据逻辑功能要求根据逻辑功能要求 逻辑电路逻辑电路 设计设计 (1) (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表最难的一步。最难的一步。 (2) (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) (4) 画出逻辑图画出逻辑图 设计步骤如下：设计步骤如下： 例例1 1：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。 要求要求: : 当输入变量当输入变量A A、 、 B B 、C C中有奇数个同时中有奇数个同时 为为“ “1”1”时，输出为时，输出为“ “1”1”，否则为，否则为 “ “0”0”。用与非门实。用与非门实 现。现。 (1) 1) 列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑表达式写出逻辑表达式 取 Y=“1”的最小项 ( 或Y=“0” ) 列逻辑式 取 Y = “1”的最小项 对应于Y=1，若输入变量为若输入变量为“ “1”1” ，则取输入变量本身则取输入变量本身( (如如 A A ) )； 若输入变量为若输入变量为“ “0 0” ”则取其反变则取其反变 量量( (如如 A A ) )。 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 (3) (3) 用用与非与非门构成逻辑电路门构成逻辑电路 在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是与与关系关系 各组合之间是各组合之间是或或关系关系 0 0 0 0 A A B B C Y Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 反演律（摩根定律反演律（摩根定律 ） (4) (4) 逻辑图逻辑图 Y C B A 0 1 10 0 1 1 1 1 1 0 & & & & & & & & 1 0 1 0 例例 2:2: 某工厂有某工厂有A A、 B B 、C C三个车间和一个自备电三个车间和一个自备电 站，站内有两台发电机站，站内有两台发电机G G 1 1 和和G G 2 2 。G G 1 1 的容量是的容量是G G 2 2 的的 两倍。如果一个车间开工，只需两倍。如果一个车间开工，只需G G 2 2 运行即可满足运行即可满足 要求；如果两个车间开工，只需要求；如果两个车间开工，只需G G 1 1 运行，如果三运行，如果三 个车间同时开工，则个车间同时开工，则G G 1 1 和和 G G 2 2 均需运行。试画出均需运行。试画出 控制控制G G 1 1 和和 G G 2 2 运行的逻辑图。运行的逻辑图。 设：设：输入变量A A、 、 B B 、C C分别表示三个车间的开工状态分别表示三个车间的开工状态 ： 开工为“1”，不开工为“0”； 输出变量G1和 G2运行为“1”，不运行为“0”。 (1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表 首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“ “0 0” ”、“ “1 1” ”的的 含义含义。 逻辑要求：如果一个车逻辑要求：如果一个车 间开工，只需间开工，只需G G 2 2 运行即可运行即可 满足要求；如果两个车间满足要求；如果两个车间 开工，只需开工，只需G G 1 1 运行，如果运行，如果 三个车间同时开工，则三个车间同时开工，则G G 1 1 和和 G G 2 2 均需运行。均需运行。 开工开工“1”“1”不开工不开工“0”“0” 运行运行“1”“1”不运行不运行“0” “0” (1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表 0 1 1 1 0 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 A B C G1 G2 (2) (2) 由状态表写出逻辑式由状态表写出逻辑式 (3) (3) 化简逻辑式可得化简逻辑式可得 ： 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 00 1 1 1 0 0 1 0 A B C G1 G2 1 0 0 0 1 1 0 1 (4) (4) 用用与非与非门构成逻辑电路门构成逻辑电路 (5) (5) 画出逻辑图画出逻辑图 A BC A B C & & & & G1G2 在数字电路中，常用的组合逻辑电路有：在数字电路中，常用的组合逻辑电路有： 加法器加法器 编码器编码器 译码器译码器 数据分配器数据分配器 多路选择器等。多路选择器等。 下面几节分别介绍这几种典型组合逻辑电路的下面几节分别介绍这几种典型组合逻辑电路的 基本结构、工作原理和使用方法。基本结构、工作原理和使用方法。 20.7 加法器 20.7.1 20.7.1 半加器半加器 半加：实现两个一位二进制数相加，不考虑来半加：实现两个一位二进制数相加，不考虑来 自低位的进位。进行的是一种算术运算。自低位的进位。进行的是一种算术运算。 A A B B 两个输入两个输入 表示两个同位相加的数表示两个同位相加的数 两个输出两个输出 S S C C 表示半加和表示半加和 表示向高位的进位表示向高位的进位 逻辑符号：逻辑符号： 半加器：半加器：实现两个一位二进制数加法运算的组合电路。实现两个一位二进制数加法运算的组合电路。 COCO A A B B S S C C 半加器逻辑状态表半加器逻辑状态表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 逻辑表达式逻辑表达式 逻辑图逻辑图 & =1=1 . .A B S C 注意：注意：半加器不考虑来自低位的进位，或句话半加器不考虑来自低位的进位，或句话 说，本位是最低位，没有比本位更低的位了。说，本位是最低位，没有比本位更低的位了。 20.7.2 20.7.2 全加器全加器 输入 A A i i 表示两个同位相加的数表示两个同位相加的数 B B i i C Ci i-1 表示低位送来的进位 输出输出 表示本位和表示本位和 表示向高位的进位表示向高位的进位 C C i i S S i i 全加：实现两个一位二进制数相加，全加：实现两个一位二进制数相加，且考虑来且考虑来 自低位的进位自低位的进位。进行的是一种算术运算。进行的是一种算术运算。 逻辑符号：逻辑符号： 全加器：全加器：实现一位二进制加法的组合电路。实现一位二进制加法的组合电路。 Ai Bi Ci-1 Si Ci COCO CICI (1) (1) 列逻辑状态表列逻辑状态表 (2) (2) 写出逻辑式写出逻辑式 A A i i B B i i C Ci-1 i-1 S S i i C C i i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 1 0 0 1 1 0 1 0