微处理器及其系统.ppt

第第 2 2 章章 80X8680X86微处理器微处理器 2.1 80862.1 8086微处理器微处理器 2.2 80862.2 8086系统的存储器组织及系统的存储器组织及I/OI/O组织组织 2.3 80862.3 8086系统配置系统配置 2.4 80862.4 8086的操作时序的操作时序 2.12.1 80868086微处理器微处理器 l1978年，Intel公司推出16位微处理器8086。 l8086CPU具有16位数据总线和20位地址总 线，数据总线与地址总线分时复用，寻址范 围为1MB。 CPUCPU 存储器存储器存储器存储器I/OI/O接口接口I/OI/O接口接口外部设备 外部设备 ABAB DBDB CBCB 2.1.1 8086CPU2.1.1 8086CPU的结构的结构 AH AL BH BL CH CL DH DL SP BP SI DI CS DS SS ES IP 1 24653 标志寄存器 总线 控制 逻辑 指令队列 EU 控 制 ALU BIU单元EU单元 AX BX CX DX 两个独立的功能部件：执行部件EU、总线接口部件BIU。 内部寄存器 地址加法器 段寄存器 指令指针寄存器 外部总线 AHAL BHBL CHCL DHDL 四个通用数据寄存器四个通用数据寄存器AXAX、BXBX、CXCX、DXDX均可用均可用 作作1616位寄存器也可用作位寄存器也可用作8 8 为寄存器。用作为寄存器。用作8 8 位寄位寄 存器分别记作：存器分别记作：AHAH、ALAL、BHBH、BLBL、CHCH、CLCL 、DHDH、DLDL。 内部寄存器内部寄存器 80868086共有共有8 8个个1616位的内部寄存器，分为两组：位的内部寄存器，分为两组： SP BP SI DI AX BX CX DX 通用寄存器通用寄存器 指针和变址寄存器指针和变址寄存器 SP(StackSP(Stack Pointer Register) Pointer Register)堆栈指针寄存器堆栈指针寄存器 BP( Basic Pointer Register)BP( Basic Pointer Register)基址指针寄存器基址指针寄存器 SI(Source Index Register)SI(Source Index Register)源变址寄存器源变址寄存器 DI(Destination Index Register)DI(Destination Index Register)目的变址寄存器目的变址寄存器 标志寄存器标志寄存器 标志寄存器（标志寄存器（Flag RegisterFlag Register）共有共有1616位，其中位，其中7 7 位未用。标志寄存器内容如图：位未用。标志寄存器内容如图： OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 1. 1.条件标志条件标志 -共共6 6位，用于寄存程序运行的状态信息，这些标位，用于寄存程序运行的状态信息，这些标 志往往用作后续指令判断的依据。志往往用作后续指令判断的依据。 2. 2.控制标志控制标志 -共共3 3位，用于控制机器或程序的某些运行过程。位，用于控制机器或程序的某些运行过程。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 CF(Carry Flag)进位标志 -反映在运算结果的最高位有无进 位或借位。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 PF(Parity Flag)PF(Parity Flag)奇偶标志奇偶标志 -反映运算结果中反映运算结果中“ “1”1”的个数的奇偶性，主要的个数的奇偶性，主要 用于判断数据传送过程中是否出错。用于判断数据传送过程中是否出错。 若结果的低若结果的低8 8位中有偶数个位中有偶数个“ “1”1”，则，则PF=1PF=1， 否则否则PF=0PF=0。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 AF(Auxiliary Flag)辅助进位标志 -加减运算时，若D3向D4产生了进位或借 位则AF=1，否则AF=0。在BCD码运算时 ，该标志用于十进制调整。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 ZF(ZeroZF(Zero Flag) Flag)零标志零标志 -反映计算结果是否为反映计算结果是否为0 0。若结果为零则。若结果为零则 ZF=1ZF=1，否则否则ZF=0ZF=0。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 SF(Sign Flag)符号标志 -反映计算结果最高位即符号位的状态。如 果运算结果的最高位为1则SF=1（对带符号数 即为负数），否则SF=0（对带符号数即为正数 ）。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 OF(OverflowOF(Overflow Flag) Flag)溢出标志溢出标志 -反映运算结果是否超出了带符号数的表数反映运算结果是否超出了带符号数的表数 范围。范围。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 DF(Direction Flag)DF(Direction Flag)方向标志方向标志 - - 用于串处理指令中控制串处理的方向。用于串处理指令中控制串处理的方向。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 IF(Interrupt Flag)中断允许标志 - 用于控制CPU是否允许相应可屏 蔽中断请求。 OF DF IF TF SF ZF AF PF CFOF DF IF TF SF ZF AF PF CF 15 12 11 10 9 15 12 11 10 9 8 7 6 5 4 3 2 1 08 7 6 5 4 3 2 1 0 TF(trap flag)TF(trap flag)陷阱标志陷阱标志 - - 用于单步操作。用于单步操作。 - - 用于存放段地址的寄存器，根据其主要用用于存放段地址的寄存器，根据其主要用 途，有代码段寄存器途，有代码段寄存器CSCS、数据段寄存器数据段寄存器DSDS、 堆栈段寄器堆栈段寄器SSSS、附加段寄存器附加段寄存器ESES。 CS DS SS ES 段地址寄存器段地址寄存器(CS(CS、DSDS、SSSS、ES)ES) 段地址: CS DS SS ES 00000H 00010H 0000FH 00001H FFFF0H FFFFFH 0001FH 00020H 0002FH 00030H 第0节 第1节 第2节 第216-1节 实际地址 物理地址 段基地址：每一节的起始地址00000H， 00010H，00020HFFFF0H。 段地址：段基地址的高16位地址，即0000H， 0001H，0002HFFFFH。 物理地址 =段地址16（左移4位）+偏移地址 偏移地址（逻辑地址，有效地址） ：对段地址的偏移量。 偏移地址从0000HFFFFH。 00000H 00001H FFFFFH FFFFEH 01023H 01000H 01001H 01002H 01022H 01021H 01020H XX 可以表为0100H：0023H PA=0100H10H+0023H =01023H 例：对于物理地址01023H单元 0100H：0000H 0100H：0001H 偏移23H 也可表为0102H：0003H PA=0102H10H+0003H =01023H 0102H：0000H 0102H：0001H 偏移03H 代码段 64KB 数据段 64KB 堆栈段 64KB CS IP DS SI、DI、BX SS SP、BP 64KB 代码段 数据段 堆栈段 CS IP DS SI、DI、BX SS SP、BP 指令指针寄存器指令指针寄存器(IP)(IP) - - 又称程序计数器，是又称程序计数器，是1616位寄存器。存位寄存器。存 放将要执行指令的地址。每取一条指令放将要执行指令的地址。每取一条指令IPIP 自动增量，指向下一条指令。自动增量，指向下一条指令。 地址加法器地址加法器 - - 用于产生用于产生20 20 位物理地址。位物理地址。 指令队列缓冲器指令队列缓冲器 总线控制逻辑总线控制逻辑 - - 是是CPUCPU外部三总线（外部三总线（ABAB、DBDB、CBCB） 的控制电路，它控制的控制电路，它控制CPUCPU与其他部件交换数与其他部件交换数 据、地址、状态及控制信息据、地址、状态及控制信息。 - - 是一个与是一个与CPUCPU速度相匹配的高速缓冲速度相匹配的高速缓冲 寄存器。寄存器。 指令译码 CS:IP=F0300H IP指下条指令 ADD指令 指令队列 标志 AL 取下一条指令 8086指令的执行 执行指令ADD AL， 100H AH12H CS DS SS ES IP 1 24653 标志寄存器 总线 控制 逻辑 指令队列 EU 控 制 ALU AX 2AH BFH 34H ADD 指令 00000H 20100H 00001H FFFFFH FFFFEH 20位地址 F0300H 寄存器组 2000H 20100H 偏移地址 100H 操作数 34H DS= 2000H AL= 12H ALU 当 当80868086指令队列中有指令队列中有2 2字节空闲时，总线接口部件就自动 字节空闲时，总线接口部件就自动 将指令从内存中预取到指令队列缓冲器中。将指令从内存中预取到指令队列缓冲器中。 每当每当EUEU部件要执行一条指令时，它就从指令队列头部部件要执行一条指令时，它就从指令队列头部 取出指令，后续指令自动向前推进。取出指令，后续指令自动向前推进。EUEU要花几个时钟周期要花几个时钟周期 执行指令，指令执行中若需要访问内存或执行指令，指令执行中若需要访问内存或I/OI/O设备，设备，EUEU就向就向 BIUBIU申请总线周期，若申请总线周期，若BIUBIU总线空闲，则立即响应，若总线空闲，则立即响应，若BIUBIU 正在取一条指令，则待取指令操作完成后再响应正在取一条指令，则待取指令操作完成后再响应EUEU的总线的总线 请求。请求。 当指令队列已满，当指令队列已满，EUEU又没有申请总线时，则总线空闲又没有申请总线时，则总线空闲 。 遇到转移、调用及返回指令时，原先预取到指令队列中遇到转移、调用及返回指令时，原先预取到指令队列中 的指令已不再有用，的指令已不再有用，BIUBIU就自动清除指令队列中已有内容，就自动清除指令队列中已有内容， 从转移、调用或返回的新地址开始，重新从内存中预读取指从转移、调用或返回的新地址开始，重新从内存中预读取指 令并填充指令队列。令并填充指令队列。 总线接口部件和执行部件的管理总线接口部件和执行部件的管理 80868086引脚的功能引脚的功能2.1.22.1.2 Vcc 40 AD15 39 A16/S3 38 A17/S4 37 36 35 BHE/S734 33 32 31 30 29 28 27 DEN(S0 ) 26 ALE(QS0) 25 24 23 READY 22 RESET 21 A18/S5 A19/S6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MN/MX RD HLDA(RQ/GT1) HOLD(RQ/GT0) WR(LOCK) M/IO(S2) TEST INTA(QS1) DT/R(S1) AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 GND NMI INTR CLK GND 8086 CPU 80868086总线周期总线周期 T T1 1 T T2 2 T T3 3 T Tw w T T4 4 T T I I T T I I 时钟周期是时钟周期是CPUCPU的基本时间计量单位，它由计的基本时间计量单位，它由计 算机的主频决定，算机的主频决定，80868086的主频为的主频为5MHz5MHz。 80868086 中一个基本总线周期由中一个基本总线周期由4 4个时钟周期组成。个时钟周期组成。 典型的典型的80868086总线周期时序总线周期时序 - CPU- CPU向多路复用总线上发送地址信息，指出要向多路复用总线上发送地址信息，指出要 寻址的内存单元地址或寻址的内存单元地址或I/OI/O端口地址。端口地址。 T T1 1 状态：状态： - - 总线周期结束，若为总线读周期则在总线周期结束，若为总线读周期则在T4T4前沿将前沿将 数据读入数据读入CPUCPU。 T T2 2 状态：状态： - CPU- CPU从总线上撤消地址，使总线低从总线上撤消地址，使总线低1616位呈现高位呈现高 阻状态，为数据传输作准备。阻状态，为数据传输作准备。 T T3 3 状态：状态： - - 总线低总线低1616位上出现位上出现CPUCPU要写出的数据或准备读要写出的数据或准备读 入的数据。入的数据。 T T4 4 状态：状态： TW等待状态，TI空闲状态 8086CPU8086CPU的引脚及功能的引脚及功能 1. GND(1. GND(地地) )和和VccVcc电源。电源。VccVcc引脚接引脚接+5V+5V电源，电源， GNDGND 引脚接地。引脚接地。 2. AD2. AD15 15AD AD 0 0 (Address Data Bus)(Address Data Bus)地址地址/ /数据复用引脚数据复用引脚 ，双向、三态。，双向、三态。 3. A3. A19 19/S /S 6 6 AA16 16/S /S 3 3 (Address/Status)(Address/Status)地址地址/ /状态复用引脚状态复用引脚 ，输出、三态，输出、三态。 在最小模式和最大模式下的通用引脚：在最小模式和最大模式下的通用引脚： l lS S 3 3 、 S S 4 4 代码组合的意义代码组合的意义 S S4 4 S S 3 3 意意义义义义 0 00 0正在使用正在使用ESES 0 10 1正在使用正在使用SSSS 1 01 0正在使用正在使用CSCS 1 11 1正在使用正在使用DSDS lS6=0 表明8086CPU占用总线。 lS5表明中断允许标志IF的设置情况。 IF=0时，S5=0；IF=1时，S5=1。 BHE BHE 与与 A A 0 0 信号的意义信号的意义 BHE ABHE A 0 0 操作操作所用的数据所用的数据线线线线 0 00 0从偶地址开始从偶地址开始读读读读/ /写一个字写一个字ADAD1515ADAD 0 0 1 01 0从偶地址从偶地址读读读读/ /写一个字写一个字节节节节ADAD 7 7 ADAD 0 0 0 10 1从奇地址开始从奇地址开始读读读读/ /写一个字写一个字节节节节ADAD1515ADAD 8 8 从奇地址开始从奇地址开始读读读读/ /写一个字写一个字 0 10 1（第一个（第一个总线总线总线总线 周期）周期） 从奇地址开始从奇地址开始读读读读/ /写一个字写一个字节节节节 ADAD1515ADAD 8 8 1 01 0（第二个（第二个总线总线总线总线 周期）周期） 从偶地址从偶地址读读读读/ /写一个字写一个字节节节节 ADAD 7 7 ADAD 0 0 4. BHE/S4. BHE/S 7 7 (Bus High Enable/Status)(Bus High Enable/Status)高高8 8位数据位数据 线允许线允许/ /状态复用引脚，输出、三态。状态复用引脚，输出、三态。 图2-5 存储体地址空间分配 图2-6 存储体与总线的连接 存储体地址空间分配 存储体与总线的连接 2-7 a2-7 a 从偶地址读写一个字节（从偶地址读写一个字节（BHE ABHE A 0 0 =10) =10) AD15AD8AD15AD8上的数据被忽略，字节内容通过上的数据被忽略，字节内容通过 AD7AD0AD7AD0传送。传送。 被读的字节被读的字节 忽略的字节忽略的字节 Y YY Y X X 存储器存储器8086CPU8086CPU 10000H10000H 10001H10001H a) a) 从偶地址读写一个字节从偶地址读写一个字节 2-7 b2-7 b 从偶地址读写一个字（从偶地址读写一个字（BHE ABHE A 0 0 =00)=00)。 在在ADAD15 15AD AD 8 8 、ADAD 7 7 ADAD 0 0 上传送的数据有效。上传送的数据有效。 被读的字节被读的字节 被读的字节被读的字节 X XY Y X X 存储器存储器8086CPU8086CPU 10008H10008H 10009H10009H Y Y b) b) 从偶地址读写一个字从偶地址读写一个字 从奇地址读写一个字节（从奇地址读写一个字节（BHE ABHE A0=01)=01)。 在在ADAD15 15 ADAD 8 8 上传送的数据有效，上传送的数据有效，ADAD 7 7 ADAD 0 0 上数据上数据 被忽略。被忽略。 以上三种读写操作都是在一个总线周期中完成的。以上三种读写操作都是在一个总线周期中完成的。 2-7 c2-7 c 被读的字节被读的字节 忽略的字节忽略的字节 X XY Y X X 存储器存储器8086CPU8086CPU 10050H10050H 10051H10051H c) c) 从奇地址读写一个字节从奇地址读写一个字节 2-7 d2-7 d 被读的第一字节被读的第一字节 忽略的字节忽略的字节 Y Y Y Y X X 存储器存储器8086CPU 8086CPU 10080H10080H 10082H10082H 忽略的字节忽略的字节 被读的第二字节被读的第二字节 X X Z Z WW 10081H10081H 10083H10083H d) d) 从奇地址读写一个字从奇地址读写一个字 从奇地址读写一个字（从奇地址读写一个字（BHE ABHE A0=01,10)=01,10)。 这种操作要占用两个总线周期。这种操作要占用两个总线周期。 5. 5. NMI(Non-MaskableNMI(Non-Maskable Interrupt) Interrupt)非屏蔽中断请求引脚非屏蔽中断请求引脚 ，输入，不受，输入，不受IFIF影响。影响。 6. 6. INTR(InterruptINTR(Interrupt Request) Request)可屏蔽中断请求引脚，输可屏蔽中断请求引脚，输 入、高电平有效。入、高电平有效。 7. 7. RD(Read)RD(Read)读信号，输出、三态、低电平有效。读信号，输出、三态、低电平有效。 8. 8. CLK(Clock)CLK(Clock)时钟输入引脚。时钟输入引脚。 9. 9. RESET(ResetRESET(Reset) )复位引脚，输入、高电平有效。至复位引脚，输入、高电平有效。至 少需要少需要4 4个时钟周期的高电平。个时钟周期的高电平。 10.10.READY(ReadyREADY(Ready) )准备好引脚，输入、高电平有效准备好引脚，输入、高电平有效 。 11.11. TEST(TestTEST(Test) )测试引脚，输入、低电平有效，和测试引脚，输入、低电平有效，和 WAITWAIT指令结合使用。指令结合使用。 12.12. MN/MN/MX(MinimumMX(Minimum/Maximum Mode Control)/Maximum Mode Control) 最小最小/ /最大模式控制引脚，输入。最大模式控制引脚，输入。 2.2 2.2 80868086系统的存储器组织及系统的存储器组织及I/OI/O组织组织 2.2.1 80862.2.1 8086系统的存储器组织系统的存储器组织 80868086存储器的结构存储器的结构 80868086系统存储器的地址系统存储器的地址 80868086系统内存地址的一些专用区域系统内存地址的一些专用区域 图2-5 存储体地址空间分配 图2-6 存储体与总线的连接 存储体地址空间分配 存储体与总线的连接 80868086系统存储器的地址系统存储器的地址 CS=2000H IP=1000H CS=2000H IP=1000H 物理地址物理地址=21000H=21000H CS=2100H IP=0000H CS=2100H IP=0000H 物理地址物理地址=21000H=21000H 1. 1. 物理地址的计算公式：物理地址的计算公式： 物理地址物理地址 = = 段地址段地址 16 + 16 + 偏移地址偏移地址 2. 2. 段地址的引入，为程序在内存中浮动创造了条段地址的引入，为程序在内存中浮动创造了条 件，一般用户程序只涉及偏移地址。件，一般用户程序只涉及偏移地址。 3. 3. 同一物理地址可以由不同的段地址和偏移地址同一物理地址可以由不同的段地址和偏移地址 表示。表示。 例如例如: : 80868086系统内存地址的一些专用区域系统内存地址的一些专用区域 0000003FFH 1KB 0000003FFH 1KB 空间用于存放中断向量表，可空间用于存放中断向量表，可 存放存放256256个中断服务程序的入口地址，每个地址占个中断服务程序的入口地址，每个地址占4 4 字节。字节。 B0000B0FFFH 4KB B0000B0FFFH 4KB 为单色显示器显示缓冲区为单色显示器显示缓冲区 ， 存放屏幕当前显示字符的存放屏幕当前显示字符的ASCIIASCII码。码。 B8000BBFFFH 16KB B8000BBFFFH 16KB 为彩色显示器显示缓冲区为彩色显示器显示缓冲区 ，存放屏幕当前像素代码。，存放屏幕当前像素代码。 FFFF0H FFFF0H 启动地址。一般用来存放一条无条件转移启动地址。一般用来存放一条无条件转移 指令，转到系统初始化程序。指令，转到系统初始化程序。 80868086系统有专用的输入（系统有专用的输入（ININ）、输出（、输出（OUTOUT）指）指 令，用于外设端口（即外设接口中的内部寄存器）令，用于外设端口（即外设接口中的内部寄存器） 的寻址。的寻址。 I/OI/O端口与内存分别独立编址。端口与内存分别独立编址。 I/OI/O端口使用端口使用1616位地址位地址A A15 15A A 0 0 ， I/OI/O端口地址范围端口地址范围 为为0000HFFFFH0000HFFFFH。PC/XTPC/XT微机中使用微机中使用1010位。位。 2.2. 2 80862.2. 2 8086系统的系统的I/OI/O组织组织 2.32.3 80868086系统的工作模式系统的工作模式 2.3.1 2.3.1 最小模式和最大模式的概念最小模式和最大模式的概念 为了适应各种场合的要求，为了适应各种场合的要求，8086/8088CPU8086/8088CPU 在设计中提供了两种工作模式，即在设计中提供了两种工作模式，即最小模式最小模式 和和最大模式最大模式。实际机器中究竟工作在哪一种。实际机器中究竟工作在哪一种 模式，模式， 根据需要由硬件连接决定。根据需要由硬件连接决定。 最小模式最小模式 如果系统中只有一个微处理器如果系统中只有一个微处理器80868086（或（或 80888088），所有总线控制信号都由它产生），所有总线控制信号都由它产生 ，则系统中总线控制逻辑信号可减少到，则系统中总线控制逻辑信号可减少到 最小，因此这种系统称为最小模式系统最小，因此这种系统称为最小模式系统 。 最大模式最大模式 如果系统中包括两个以上处理器，其一如果系统中包括两个以上处理器，其一 个为个为8086/80888086/8088作为主处理器，其它处理作为主处理器，其它处理 器作为协处理器，这样的系统称为最大模器作为协处理器，这样的系统称为最大模 式系统。式系统。 2.3.22.3.2最小模式系统最小模式系统 8284时钟发生器与8086的连接图 8282地址锁存器与8086的连接 1、ALE为高电平 时，输出等于输入 2、用ALE的下降 沿锁存信号 8286总线驱动器与8086的连接 5. 5.其他控制信号其他控制信号 （1 1） M/IO(Memory/Input & Output)M/IO(Memory/Input & Output)及及WRWR信号信号 ，输出、三态。这两个信号与，输出、三态。这两个信号与RDRD信号合起来决定信号合起来决定 系统中数据传出的方向。系统中数据传出的方向。 M/IOM/IORDRDWRWR功功 能能 0 0 0 0 1 1 读读读读I/OI/O 0 0 1 1 0 0 写写I/OI/O 1 1 0 0 1 1 读读读读存存储储储储器器 1 1 1 1 0 0 写存写存储储储储器器 （3 3） HLDA(Hold Acknowledge)HLDA(Hold Acknowledge) 总线请求响应信号，输出、高电平有效。总线请求响应信号，输出、高电平有效。 （4 4）INTA(InterruptINTA(Interrupt Acknowledge) Acknowledge) 中断响应信号，输出、三态、低电平有效。中断响应信号，输出、三态、低电平有效。 （2 2） HOLD(HoldHOLD(Hold Request) Request) 总线保持请求信号，输入、高电平有效总线保持请求信号，输入、高电平有效。 （5 5）ALE(AddressALE(Address Latch Enable) Latch Enable) 地址锁存允许信号，输出、高电平有效。地址锁存允许信号，输出、高电平有效。 （6 6）DEN(DataDEN(Data Enable) Enable) 数据允许信号，输出、三态、低电平有效。作数据允许信号，输出、三态、低电平有效。作 为为82868286的一个控制信号。的一个控制信号。 （7 7）DT/DT/R(DataR(Data Transmit/ Transmit/RecieveRecieve) ) 数据收发控制信号，输出、三态。控制数据收发控制信号，输出、三态。控制82868286的的 数据传送方向。数据传送方向。 2.3.3 2.3.3 最大模式系统最大模式系统 最大模式下的有关引脚信号最大模式下的有关引脚信号 1. 1. QSQS 0 0 ,QS,QS 1 1 (Instruction Queue Status)(Instruction Queue Status)指令队列状态信指令队列状态信 号，输出。提供前一时钟状态中指针队列状态。号，输出。提供前一时钟状态中指针队列状态。 QSQS 0 0 QS QS 1 1 意意义义义义 0 00 0 无无操作操作 0 10 1 从指从指令令队队队队列的第列的第1 1个字个字节节节节取走代取走代码码码码 1 01 0 队队队队列列为为为为空空 1 11 1 除第除第1 1个字个字节节节节外，外，还还还还取走了后取走了后续续续续字字 节节节节中的代中的代码码码码 2.S22.S2、S1S1、S0( Bus cycle Status)S0( Bus cycle Status)总线状态信号，输出。总线状态信号，输出。 指出当前总线周期中数据传输过程的类型。指出当前总线周期中数据传输过程的类型。 S2 S1 S0S2 S1 S0对应对应对应对应 操作操作82888288发发发发出的控制命令出的控制命令 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 1 0 1 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 发发发发出中断响出中断响 应应应应信号信号 读读读读I/OI/O端口端口 写写I/OI/O端口端口 暂暂暂暂停停 取指令取指令 读读读读内存内存 写内存写内存 无源状无源状态态态态 INTAINTA IORCIORC IOWC AIOWCIOWC AIOWC MRDCMRDC MRDCMRDC MWTC AMWCMWTC AMWC 一个一个总线总线总线总线 周期将周期将结结结结束束 ，新的，新的还还还还未开始未开始 3. LOCK(Lock)3. LOCK(Lock)总线封锁信号，输出，低电平有效总线封锁信号，输出，低电平有效 。当该信号为低电平，系统中其他部件不占用总。当该信号为低电平，系统中其他部件不占用总 线。线。 4.RQ/GT1,RQ/GT04.RQ/GT1,RQ/GT0总线请求总线请求/ /允许信号双向。供允许信号双向。供 CPUCPU以外的两个处理器分别通过一条以外的两个处理器分别通过一条RQRQ申请总线申请总线 、主、主CPUCPU响应后，在同一条线上输出总线允许信响应后，在同一条线上输出总线允许信 号号GTGT。 8288 8288 总线控制器总线控制器 在最大模式系统中要用到总线控制器在最大模式系统中要用到总线控制器82888288，它，它 根据根据CPUCPU提供的提供的S2S2，S1, S0S1, S0信号产生各种总线控信号产生各种总线控 制信号。制信号。 8288总线控制器引脚图及结构示意图 最大模式下系统的典型配置 1. 1. S S 2 2 、S S 1 1 、S S 0 0 来自来自8286CPU8286CPU的状态信号。的状态信号。82888288对对 这些状态进行译码产生相应的总线命令信号和这些状态进行译码产生相应的总线命令信号和 输出控制信号。输出控制信号。 2.CLK2.CLK时钟输入端，通常接时钟输入端，通常接82848284的的CLKCLK端。端。 3.AEN3.AEN地址允许信号，输入。地址允许信号，输入。 4.CEN4.CEN命令允许信号，输入。命令允许信号，输入。 5. IOB5. IOB总线方式控制信号，输入。总线方式控制信号，输入。82888288有两种工有两种工 作方式：作方式： ( ( 1) 1) 当当IOBIOB为低时，为低时，82888288工作于系统总线方式（多工作于系统总线方式（多 处理器系统）处理器系统） (2) IOB(2) IOB为高时，为高时，82888288工作于局部总线方式（单处工作于局部总线方式（单处 理器系统）理器系统） 6. AIOWC 6. AIOWC 超前超前I/OI/O写命令，输出。在总线周期中写命令，输出。在总线周期中 ，该信号提前一个时钟周期发出，该信号提前一个时钟周期发出I/OI/O写命令，以便写命令，以便 于于I/OI/O设备早作准备。设备早作准备。 7. AMWC 7. AMWC 超前存储器写命令，输出。其功能与超前存储器写命令，输出。其功能与 AIOWCAIOWC信号相似。信号相似。 10. MRDC10. MRDC、MWTC MWTC 存储器读和存储器写命令存储器读和存储器写命令 ，输出。，输出。 8. IOWC I/O 8. IOWC I/O 写命令，输出。只是数据总线上数写命令，输出。只是数据总线上数 据有效，可将数据写入被选中的据有效，可将数据写入被选中的I/OI/O端口。端口。 9. IORC I/O 9. IORC I/O 读命令，读命令， 输出。通知外设端口将数输出。通知外设端口将数 据发送到数据总线上。据发送到数据总线上。 12. INTA,DT/R,ALE 12. INTA,DT/R,ALE 及及 DEN DEN 与与80868086最小模式最小模式 的相应引脚信号功能相同，只有的相应引脚信号功能相同，只有DENDEN信号的相位信号的相位 与最小模式相应引脚的相位相反。与最小模式相应引脚的相位相反。 11. MCE/PDEN 11. MCE/PDEN 输出，总线总模块允许输出，总线总模块允许/ /外部数据外部数据 允许双功能信号。允许双功能信号。 系统总线方式时为系统总线方式时为MCEMCE，用于中断控制中。，用于中断控制中。 局部总线方式时为局部总线方式时为PDENPDEN，作为数据总线驱，作为数据总线驱 动器的选通信号。动器的选通信号。 80868086的操作时序的操作时序 2.4.1 2.4.1 复位操作及时序复位操作及时序 2.42.4 图图 2-14 8086 2-14 8086 的复位时序的复位时序 不作用状态（半个时钟不作用状态（半个时钟 周期）周期） 高阻态高阻态 三态门三态门 输出信号输出信号 内部内部RESETRESET RESETRESET输入输入 CLKCLK 最小模式下的总线读周期最小模式下的总线读周期2.4.22.4.2 1. T1 1. T1 状态状态: : 在在T1T1状态，地址锁存允许信号状态，地址锁存允许信号ALEALE有效，输出一个正有效，输出一个正 脉冲。在其下降时，将地址锁入脉冲。在其下降时，将地址锁入82828282地址锁存器。地址锁存器。 2. T22. T2状态：状态： 在在T2T2状态，地址信号消失，地址状态，地址信号消失，地址/ /数据复用总线进入高数据复用总线进入高 阻状态，为总线读操作作准备。阻状态，为总线读操作作准备。 3. T33. T3状态：状态： 在在T3T3状态内存或状态内存或I/OI/O端口将数据送上数据总线。端口将数据送上数据总线。 4. T44. T4状态：状态： 在在T4T4前沿前沿CPUCPU将数据读入，总线周期完成。将数据读入，总线周期完成。 8086 最小模式下的读周期时序 最小模式下的总线写周期最小模式下的总线写周期2.4.32.4.3 1. 1. T T1 1 状态状态: : T1 T1 状态的操作与总线读相同，即状态的操作与总线读相同，即M/IOM/IO应在应在T1T1前沿之前有效。前沿之前有效。 2. T2. T 2 2 状态：状态： A A1919/S/S 6 6 AA1616/S/S 3 3 引脚输出状态信息引脚输出状态信息S6S3S6S3，ADAD1515ADAD 0 0 复用总线上输出要复用总线上输出要 写出的数据，并一直保持写出的数据，并一直保持到到T4T4中部。中部。 3. T3. T 3 3 状态状态及及TwTw： 在在T T 3 3 状态中，状态中，T T 2 2 状态有效的信号继保持有效，继续向外部写数据。状态有效的信号继保持有效，继续向外部写数据。 4. T4. T 4 4 状态：状态： 总线写状态结束，所有控制信号变为无效状态，所有三态总线变为高总线写状态结束，所有控制信号变为无效状态，所有三态总线变为高 阻态。阻态。 图2-16 8086 最小模式下的写周期时序 最大模式下的总线读周期最