基于FPGA的PWM控制器设毕业论文.doc_第1页
基于FPGA的PWM控制器设毕业论文.doc_第2页
基于FPGA的PWM控制器设毕业论文.doc_第3页
基于FPGA的PWM控制器设毕业论文.doc_第4页
基于FPGA的PWM控制器设毕业论文.doc_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

西安科技大学fpga应用与设计综合实验报告基于fpga的pwm控制器设计1设计任务与要求1.1设计任务 完成基于fpga的pwm控制器的设计，产生固定频率、占空比可调节的pwm波1.2设计要求1.2.1掌握pwm技术原理；了解pwm控制方法及应用；完成基于fpga 的pwm控制器设计1.2.2通过课程设计的实践，进一步了解和掌握硬件描述语言(vhdl或verilog）和top-down的设计流程，提高对实际项目的分析和设计能力，体会fpga项目开发的过程，熟悉实验报告的编写规范。2设计原理分析 首先使用一个8位计数器对输入时钟脉冲进行计数，然后将8位可人为控制输入与计数器的输出做为比较器的输入端进行比较，比较器的输出即为固定频率、占空比可调节的pwm波，可以通过调节控制器中的数值对pwm波的占空比进行调节。3设计方案3.1 使用一个8位计数器，计数器的输入时钟信号为25mhz，可以通过分频器来调节时钟信号的周期。3.2 使用8个开关来改变输入比较器的数值3.3 使用比较器，对8位计数器的输出与输入8位数进行比较，产生固定频率、占空比可调节的pwm波。4设计步骤4.1确定设计的整体方案，确定设计使用的软件4.2编写设计程序代码，完成对控制器电路图的设计4.3使用quartus对设计进行仿真调试4.4连接硬件，使用示波器观察产生的波形，对不足之处进行改进调试5设计程序代码2分频分频器libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitydivclk2isport(tclk:instd_logic;dclk:outstd_logic);enddivclk2;architectureartofdivclk2issignaltempdclk:std_logic:=0;beginprocess(tclk)beginiftclkeventandtclk=1thentempdclk=nottempdclk;endif;endprocess;dclkbthenq=1;elseq=0;endif;endprocess;endart;6仿真波形k为输入，out为输出，clk为50mhz时钟输入7调试结果说明k8k1拨至“00000111”k8k1拨至“00001111”k8k1拨至“00011111”k8k1拨至“01111111”k8k1全拨至高电平7.2不足之处7.2.1缺陷说明 开关全拨至低电位时有毛刺产生，占空比不为0%。7.2.2原因分析使用的比较器的原理为，当两个输入端a=b时，输出为高电位。那么当输入为“00000000”时，计数器的状态为00000000时，输出为高电位，所以产生的pwm波的占空比为1/256而不为0%。7.2.3解决方法将比较器源程序改为：当ab时，输出为高
人人文库> 全部分类> 专业文献 > 工程机械

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论