毕业设计：基于单片机的打分器设计.doc

1 信阳师范学院华锐学院 本科本科毕业设计毕业设计 专 业 电子信息工程 年 级 2006 级电子信息工程 2 班 姓 名 田建新 论文题目 基于单片机的打分器设计 指导教师 徐晋 职称 讲师 学号： 20067042071 2 2010 年 05 月 11 日 目目 录录 摘要1 关键词.1 abstract.1 keywprds.1 引言2 一、设计内容及性能指标2 二、系统方案扩展.3 三、系统器件选择.3 （一） 、单片机概述4 （二） 、单片机的选择4 （三） 、锁存器的选择13 （四） 、显示及报警模块器件选择16 四、硬件设计电路.16 （一） 、硬件总体连接图.16 （二） 、时钟电路.17 （三） 、复位电路部分18 （四） 、按键电路.18 （五） 、报警电路.19 3 （六） 、显示电路.19 （七） 、输入输出端子分配方案20 五、 软件设计.21 （一） 、 概述.21 （二） 、 主程序模块21 （三） 、各模块流程设计.22 六、总结和体会25 七、致谢.26 参考文献.27 4 1 基于单片机的打分器设计基于单片机的打分器设计 摘要：随着时代的进步和发展，单片机技术已经普及到我们生活、工作、科 研、各个领域，已经成为一种比较成熟的技术, 本文主要介绍了一个基于 89c52 单 片机的打分器系统，详细描述了利用单片机打分器进行比赛频分的过程，重点对打 分器在单片机下的硬件连接，软件编程以及各模块系统流程进行了详尽分析，对各 部分的电路也一一进行了介绍,该系统可以方便的实现实现选号和打分，并可根据 需要任意设定各按钮的功能，它使用起来相当方便，具有精度高、及时性、灵敏度 高、体积小、功耗低等优点，适合于我们日常生活和工、农业生产中的选号，评分， 也可以当作呼叫器嵌入其它系统中，作为其他主系统的辅助扩展。 74hc573,at89c52 与 7-seg 数码管结合实现最简打分器系统，该系统结构简单，抗 干扰能力强，适合于多组比赛同时进行情况下进行现场选号，打分，有广泛的应用 前景。 关键词：单片机；打分器；at89c52；74hc573； abstract: with the progress of the times and development, microcontroller technology so pervasive in our lives, work, research in various fields has become a relatively mature technology, this paper describes a device based on 89c52 microcontroller scoring system, a detailed description of the use of rate the device to compete mcu frequency division process, focusing on the scoring in the microcontroller device under the hardware connection, software programming and system processes each module a detailed analysis of the various parts of the circuits were introduced one by one, the system can facilitate the implementation and realization of random selection rate, and can arbitrarily set the buttons as needed functions, it is easier to use, with high accuracy and timely nature of the high sensitivity, small size, low power consumption, and suitable for yu us daily lives and industrial and agricultural production in the choice of numbers, ratings can also be embedded in other systems as a pager, as other supporting expansion of the main system. 74hc573, at89c52 with the 7-seg digital control device combination to achieve the simplest scoring system, the system is simple, strong anti- interference, suitable for multiple games simultaneously, live random selection, scoring, 2 have broad application prospects . keywords: microcontroller; scoring device; at89c52; 74hc573; 引言引言 随着科技的不断发展，现代社会对各种信息参数的准确度和快速评比的要 求都有了几何级的增长，而如何准确而又迅速的获得这些参数并及时公布这些数 据就需要受制于现代信息基础的发展水平。无论军队还是电视节目中,都可能会 举办各种各样的智力竞赛,都会用到打分器。目前市场上已有很多类型的竞打分 器,但其中绝大多数是早期设计的,采用模拟电路、数字电路或者模数混合电路的 产品。这打分器已相当成熟,但是随着功能增多,电路也越复杂,并且成本偏高,故 障率高,显示方式简单或者没有,无法准确判断抢按按钮的行为,也不便于参数调 节及功能的升级换代。近年来随着科技的飞速发展,单片机、cpld、arm、plc 的 应用正在不断地走向深入,同时带动传统的控制检测技术的不断更新。本设计就 是利用单片机控制器作为核部件进行逻辑控制及信号的产生。 单片机打分器系统是专门针对娱乐节目、民意测验、职称评定、人大、政 协、政府、企事业单位各类议案表决、民主评议、人事选举、测评打分、现场互 动，体育比赛裁判打分等需求而研制开发，系统采用单片机控制器，功能齐全， 安全可靠，保密性强，操作简单，具有硬件设计高度可靠、按键投票保密性强、 用户操作直观明了、产品功能多种多样等优点。同时打分器解决了以往现场手动 记录所带来的弊端，使评分人员的意愿更加真实，独立，快速反馈，即是对参赛 人员职权的尊重，又是对民主和法制的尊重。电子打分器结果自动生成，节省了 比赛记录评分时间和人力，提高了效率。与传统人工打分相比，,单片机的性能优 势必定会使得竞赛真正达到公正、公平、公开。打分器系统在可靠性、快速性、 易用性以及高性价比上更有优势，而且大幅度降低了赛程成本，适合普及推广。 一、设计内容及性能指标一、设计内容及性能指标 本设计主要是介绍了单片机控制下的打分器系统，详细介绍了其硬件和 3 软件设计，并对其各功能模块做了详细介绍，其主要功能和指标如下： 本打分器系统同时为 2 组评委分别提供 2 组按钮进行选号及打分； 设置一个复位按钮 k1（复位）,实现系统电路的复位或分数清零； 系统带有计时功能，有按钮控制可以实现开始比赛，暂停比赛，继续 比赛； 电路具有计时报警，按键报警，误操作报警功能。 二、系统方案二、系统方案扩展扩展 本打分器系统可以通过修改程序方便地调整设置时间和按钮新功能,在线监 视系统的工作状态。显示部分采用控制器内部编码方式输出控制信号驱动外部数 码显示器件,也可以外部连接编、译码器件实现,并且可以采用适当的输出信号驱 动其它类型的显示器件。如果对外部电路稍加修改,或者在系统程序中加入分支, 可以把二路打分器改为更多路的打分器。如果去限时功能,可以把打分器改为呼 叫器,能够用在医院病房、宾馆客房、写字楼办公室、工厂生产车间等多种地方， 而增加互锁程序又可以把打分器改为现场比赛用及时抢答器。如图 1 图 1 4 三、系统器件选三、系统器件选择择 （一）（一） 、单片机概述、单片机概述 单片机微型计算机是微型计算机的一个重要分支，也是颇具生命力的机种。 单片机微型计算机简称单片机，特别适用于控制领域，故又称为微控制器。 通常，单片机由单块集成电路芯片构成，内部包含有计算机的基本功能部件： 中央处理器、存储器和 i/o 接口电路等。因此，单片机只需要和适当的软件及外 部设备相结合，便可成为一个单片机控制系统。 单片机经过 1、2、3、3 代的发展，目前单片机正朝着高性能和多品种方向 发展，它们的 cpu 功能在增强，内部资源在增多，引角的多功能化，以及低电压 底功耗。 （二）（二） 、 单片机的选择单片机的选择 对于单片机的选择，可以考虑使用 8031 与 8051 系列，由于 8031 没有内部 ram，系统又需要大量内存存储数据，因而不适用。at89c52 是美国 atmel 公司 生产的一个低功耗,高性能 cmos 8 位单片机,片内含 8k bytes isp(in-system programmable)的可反复擦写 1000 次的 flash 只读程序存储器,器件采用 atmel 公司的高密度、非易失性存储技术制造,兼容标准 mcs-51 指令系统及 80c51 引脚 结构,芯片内集成了通用 8 位中央处理器和 isp flash 存储单元,功能强大的微型 计算机的 at89c52 可为许多嵌入式控制应用系统提供高性价比的解决方案。 2.1 msc-51 芯片简介 mcs-51 单片机内部结构 8051 是 mcs-51 系列单片机的典型产品，我们以这一代表性的机型进行系统 的讲解。8051 单片机包含中央处理器、程序存储器(rom)、数据存储器(ram)、定 时/计数器、并行接口、串行接口和中断系统等几大单元及数据总线、地址总线 5 和控制总线等三大总线，现在我们分别加以说明： 中央处理器： 中央处理器(cpu)是整个单片机的核心部件，是 8 位数据宽度的处理器，能 处理 8 位二进制数据或代码，cpu 负责控制、指挥和调度整个单元系统协调的工 作，完成运算和控制输入输出功能等操作。 数据存储器(ram) 8051 内部有 128 个 8 位用户数据存储单元和 128 个专用寄存器单元，它们是 统一编址的，专用寄存器只能用于存放控制指令数据，用户只能访问，而不能用 于存放用户数据，所以，用户能使用的 ram 只有 128 个，可存放读写的数据，运 算的中间结果或用户定义的字型表。 内部结构如图 2 图 2 程序存储器(rom)： 8051 共有 4096 个 8 位掩膜 rom，用于存放用户程序，原始数据或表格。 定时/计数器(rom)： 8051 有两个 16 位的可编程定时/计数器，以实现定时或计数产生中断用于控 6 制程序转向。 并行输入输出(i/o)口： 8051 共有 4 组 8 位 i/o 口(p0、 p1、p2 或 p3)，用于对外部数据的传输。 全双工串行口： 8051 内置一个全双工串行通信口，用于与其它设备间的串行数据传送，该串 行口既可以用作异步通信收发器，也可以当同步移位器使用。 中断系统：中断系统： 8051 具备较完善的中断功能，有两个外中断、两个定时/计数器中断和一个 串行中断，可满足不同的控制要求，并具有 2 级的优先级别选择。 时钟电路：时钟电路： 8051 内置最高频率达 12mhz 的时钟电路，用于产生整个单片机运行的脉冲时 序，但 8051 单片机需外置振荡电容。 单片机的结构有两种类型，一种是程序存储器和数据存储器分开的形式，即 哈佛(harvard)结构，另一种是采用通用计算机广泛使用的程序存储器与数据存 储器合二为一的结构，即普林斯顿(princeton)结构。intel 的 mcs-51 系列单片 机采用的是哈佛结构的形式，而后续产品 16 位的 mcs-96 系列单片机则采用普林 斯顿结构。下图是 mcs-51 系列单片机的内部结构示意图 3。 7 图 3 mcs-51 的引脚说明： mcs-51 系列单片机中的 8031、8051 及 8751 均采用 40pin 封装的双列直接 dip 结构，右图是它们的引脚配置，40 个引脚中，正电源和地线两根，外置石英 振荡器的时钟线两根，4 组 8 位共 32 个 i/o 口，中断口线与 p3 口线复用。现在 我们对这些引脚的功能加以说明： mcs-51 的引脚说明： 图 4 mcs-51 系列单片机中的 8031、8051 及 8751 均采用 40pin 封装的双列直接 dip 结构，图 4 是它们的引脚配置，40 个引脚中，正电源和地线两根，外置石英 振荡器的时钟线两根，4 组 8 位共 32 个 i/o 口，中断口线与 p3 口线复用。现在 我们对这些引脚的功能加以说明：如图 5 8 pin9:reset/vpd复位信号复用脚，当 8051 通电，时钟电路开始工作，在 reset 引脚上出现 24 个时钟周期以上的高电平，系统即初始复位。初始化后，程 序计数器 pc 指向 0000h，p0-p3 输出口全部为高电平，堆栈指针写入 07h，其它 专用寄存器被清“0” 。reset 由高电平下降为低电平后，系统即从 0000h 地址开 始执行程序。然而，初始复位不改变 ram（包括工作寄存器 r0-r7）的状态， 8051 的初始态。 8051 的复位方式可以是自动复位，也可以是手动复位，见下图 5。此外， reset/vpd还是一复用脚，vcc掉电其间，此脚可接上备用电源，以保证单片机内 部 ram 的数据不丢失。 图 5 pin30:ale/当访问外部程序器时，ale(地址锁存)的输出用于锁存地prog 址的低位字节。而访问内部程序存储器时，ale 端将有一个 1/6 时钟频率的正脉 冲信号，这个信号可以用于识别单片机是否工作，也可以当作一个时钟向外输出。 更有一个特点，当访问外部程序存储器，ale 会跳过一个脉冲。 如果单片机是 eprom，在编程其间，将用于输入编程脉冲。prog pin29:当访问外部程序存储器时，此脚输出负脉冲选通信号，pcpesn 的 16 位地址数据将出现在 p0 和 p2 口上，外部程序存储器则把指令数据放到 p0 口上，由 cpu 读入并执行。 9 pin31:ea/vpp程序存储器的内外部选通线，8051 和 8751 单片机，内置有 4kb 的程序存储器，当 ea 为高电平并且程序地址小于 4kb 时，读取内部程序存储 器指令数据，而超过 4kb 地址则读取外部指令数据。如 ea 为低电平，则不管地 址大小，一律读取外部程序存储器指令。显然，对内部无程序存储器的 8031,ea 端必须接地。 在编程时，ea/vpp脚还需加上 21v 的编程电压。 2.2、mcs-51 系列单片机主要特性如下 与mcs-51 兼容 8k bytes flash片内程序存储器 256 bytes的随机存取数据存储器（ram） 32个外部双向输入/输出（i/o）口 5个中断优先级2层中断嵌套中断 2个16位可编程定时计数器 2个全双工串行通信口 看门狗（wdt）电路，片内时钟振荡器 ，at89s52设计和配置了振荡频率可为0hz并可通过软件设置省电模式 空闲模式下，cpu暂停工作，而ram定时计数器，串行口，外中断系统 可继续工作，掉电模式冻结振荡器而保存ram的数据，停止芯片其它功 能直至外中断激活或硬件复位 同时该芯片还具有pdip、tqfp和plcc等三种封装形式，以适应不同产品的需 求。 10 2.3、89c52 引脚功能介绍 at89c52 单片机为40 引脚双列直插式封装。其引脚排列如图6所示。 图6 各引脚功能简单介绍如下： vccvcc：电源电压 gndgnd：地 p0p0 口口：p0 口是一组 8 位漏极开路型双向 i/o 口，也即地址/数据总线 复用口。作为输出口用时，每位能吸收电流的方式驱动 8 个 ttl 逻辑 门电路，对断口 p0 写“1”时，可作为高阻抗输入端使用。在访问外 部数据存储器或程序存储器时，这组端口线分时转换地址（低 8 位） 11 和数据总线复用，在访问期间激活内部上拉电阻。在 flash 编程时， p0 口接收指令字节，而在程序校验时，输出指令字节， 校验时，要求外接上拉电阻。 p1p1 口口：p1 口是一个带内部上拉电阻的 8 位双向 i/o 口，p1 的输出缓冲 级可驱动（吸收或输出电流）4 个 ttl 逻辑门电路。对端口写“1” ，通 过内部上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用 时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个 电流（in） 。与 at89c51 不同之处是，p1.0 和 p1.1 还可分别作为定时/ 计数器 2 的外部计数输入（p1.0/t2）和输入（p1.1/t2ex） 。 第二功能： p1.0：t2（定时/计数器 2 外部计数脉冲输入） ，时钟输出 p1.1：t2ex（定时/计数 2 捕获/重新载触发和方向控制） p2p2 口口：p2 是一个带内部上拉电阻的 8 位双向 i/o 口，p2 的输出缓冲级 可驱动（吸收或输出电流）4 个 ttl 逻辑门电路。对端口写“1” ，通过 内部上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时， 因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流 （iil） 。在访问外部程序存储器或 16 位地址的外部数据存储器（例如 执行 movxdptr 指令）时，p2 口送出高 8 位地址数据。在访问 8 位地 址的外部数据存储器（如执行 movxri 指令）时，p2 口输出 p2 锁存器 的内容。 p3p3 口：口：p3 口是一组带有内部上拉电阻的 8 位双向 i/o 口。p3 口输出缓 冲级可驱动（吸收或输出电流）4 个 ttl 逻辑门电路。对 p3 口写入 “1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部 拉低的 p3 口将用上拉电阻输出电流。p3 口除了作为一般的 i/o 口线外， 更重要的用途是它的第二功能端口引脚 12 第二功能： p3.0 rxd（串行输入口） p3.1 txd（串行输出口） p3.2 int0（外中断 0） p3.3 int1（外中断 1） p3.4 to（定时/计数器 0） p3.5 t1（定时/计数器 1） p3.6 wr（外部数据存储器写选通） p3.7 rd（外部数据存储器读选通） rstrst：复位输入。当振荡器工作时，rst 引脚出现两个机器周期以上高电 平将使单片机复位。 ale/progale/prog：当访问外部程序存储器或数据存储器时，ale（地址锁存允 许）输出脉冲用于锁存地址的低 8 位字节。一般情况下，ale 仍以时钟 振荡频率的 1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定 时或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一 个 ale 脉冲。如有必要，可通过对特殊功能寄存器（sfr）区中的 8eh 单元的 d0 位置位，可禁止 ale 操作。该位置位后，只有一条 movx 和 movc 指令才能将 ale 激活。此外，该引脚会被微弱拉高，单片机执行外 部程序时，应设置 ale 禁止位无效。 psenpsen：程序存储允许 psen 输出是外部程序存储器的读选通信号，当 at89c52 由外部程序存储器取指令（或数据）时，每个机器周期两次 psen 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳 13 过两次 psen 信号。 ea/vppea/vpp：外部访问允许。欲使 cpu 仅访问外部程序存储器（地址为 0000h-ffffh） ，ea 端必须保持低电平（接地） 。需注意的是：如果加密 位 lb1 被编程，复位时内部会锁存 ea 端状态。如 ea 端为高电平（接 vcc 端） ，cpu 则执行内部程序存储器中的指令。 xtal1xtal1:振荡器反相放大器的内部时钟发生器的输入端。 xtal2xtal2:振荡器反相放大器的输出端。 （三）（三） 、锁存器的选择、锁存器的选择 高性能硅门 cmos 器件 本系统采用 74hc573（八进制 3 态非反转透明锁存器）跟 ls/al573 的管脚 一样。器件的输入是和标准 cmos 输出兼容的；加上拉电阻，他们能和 ls/alsttl 输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的 （也就是说输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会 被锁存。输出能直接接到 cmos，nmos 和 ttl 接口上 操作电压范围：2.0v6.0v 低输入电流：1.0ua cmos 器件的高噪声抵抗特性 74hc573 管脚图： 74hc573 功能表： 图 7 14 表 1 74hc573 逻辑图： 74hc573 中文资料参数 图 8 74hc573 特点： 三态总线驱动输出 置数全并行存取 缓冲控制输入 使能输入有改善抗扰度的滞后作用 原理说明： m54hc563/74hc563/m54hc573/74hc573 的八个锁存器都是透明的 d 型锁存 器，当使能（g）为高时，q 输出 将随数据（d）输入而变。当使能为低时，输出将锁存在已建立的数据电平上。 输出控制不影响锁存器的内部工作，即老数据可以保持，甚至当输出被关闭时， 新的数据也可以置入。这种电路可以驱动大电容或低阻抗负载，可以直接与系统 15 总线接口并驱动总线，而不需要外接口。特别适用于缓冲寄存器，i/o 通道，双 向总线驱动器和工作寄存器。 当 oe1 是,无论 dn、le 为何,输出端为高阻态; 当 oe0、le0 时,输出端保持不变; 当 oe0、le1 时,输出端数据等于输入端数据; 在实际应用的时候是这样做的： a oe0; b 先将数据从单片机的口线上输出到 dn; c 再将 le 从 0-1-0 d 这时输出的数据就锁存在 on 上了,输入的数据在变化时不影响输出 3 state output enable input (active low)3 态输出使能输入（低电平） 2, 3, 4, 5, 6, 7, 8, 9 d0 to d7 data inputs 数据输入 12,13,14,15,16,17,18,19 q0 to q7 3 state latch outputs 3 态锁存输出 11 le latch enable input 锁 存使能输入 dc 电子特性： 16 表 2 推荐操作条件 表 3 这个器件带有保护电路，以免被高的静态电压或电场损坏。然而，对于高阻抗电 路必须要采取预防以免工作在任何高于最大值范围条件下工作。vin 和 vout 应该 被约束在 gnd(vin 或 vout) vcc。不用的输入管腿必须连接总是连接一个到 一个合适的逻辑电平（也就是 gnd 或 vcc），不用的输出管脚必须悬空 （四）（四） 、显示及报警模块器件选择、显示及报警模块器件选择 在本设计中只需要数码管就可以完成相应的显示功能 报警器可以用有源蜂鸣器配合三极管来代替。 17 四、硬件设计电路四、硬件设计电路 （一）（一） 、硬件总体连接图、硬件总体连接图 打分器设计原理图如图9所示,控制器使用单片机at89c52，锁存器使用74hc573， 用数码管实现时间和分数显示。 图9 （二）（二） 、时钟电路时钟电路 单片机内部每个部件要想协调一致地工作，必须在统一口令时钟信号的控制 下工作。单片机工作所需要的时钟信号有两种产生方式，即内部时钟方式和外部 时钟方式。图3.5是内部时钟方式：单片机内部有一个构成振荡器的增益反相放 大器，引脚xtal1和xtal2分别是此放大器的输入端和输入端，这个放大器与作为 反馈元件的片外晶振一起构成自激振荡器。在该图中，电容c1和c2取20pf，晶体 18 的振荡频率取12mhz,晶体振荡频率高，则系统的时钟频率也高，单片机运行速度 也就快。实际连接如图图10 图10 （三）（三） 、复位电路部分、复位电路部分 at89s52复位电路如图3.6所示。当单片机一上电，立即复位。电容c和电 阻r1实现上电自动复位。复位也是使单片机退出低功耗工作方式而进入正常状态 的一种操作。复位电路部分电路图如图11 图11 （四）（四） 、按键电路按键电路 本打分器系统同时为 2 组评委分别提供 2 组按钮进行抢答及打分,2 组按钮 分别为第一组（a1、a2、a3、a4、a5）第二组（b1、b2、b3、b4、b5、 ） ，和一组 主控按钮（k1、k2、k3、k4）电路图分别如图 12，图 13; 19 图 12 图 13 （五）（五） 、报警电路、报警电路 本设计采软件处理报警，利用有源蜂鸣器进行报警输出，采用直流供电。当 按键低于所预设的电位 及计时结束时，数据口相应拉高电平，报警输出。发光二级管报警电路，需 要报警时，只需将相应位置1，当参数判断完毕后，再看报警模型单元alarm 的 内容是否与预设一样，如不一样，则发光报警报警电路硬件连接见图14 图14 led提示灯如下图15 20 图15 （六）（六） 、显示电路、显示电路 显示部分（采用共阴 4 位八段数码管显示。如图所示：）由锁存器提供数 据 如下图 16 图 16 （七）（七） 、输入输出端子分配方案、输入输出端子分配方案 89c52 型单片机采用整体式结构,其控制单元提供了电源和时钟引脚（如 vcc、gnd、xtal1x、tal2） 、编程控制引脚、4 组 8 位 i/o 口。本系统需要 18 个 输入控制,21 个输出显示具体分配如表 4 所示。 21 表 4 五、五、 软件设计软件设计 （一）（一） 、 概述概述 整个系统的功能是由硬件电路配合软件来实现的，当硬件基本定型后， 软件的功能也就基本定下来了。从软件的功能不同可分为两大类：一是监控软件 （主程序），它是整个控制系统的核心，专门用来协调各执行模块和操作者的关 系。二是执行软件（子程序），它是用来完成各种实质性的功能如测量、计算、 显示、通讯等。每一个执行软件也就是一个小的功能执行模块。这里将各执行模 块一一列出，并为每一个执行模块进行功能定义和接口定义。各执行模块规划好 后，就可以规划监控程序了。首先要根据系统的总体功能选择一种最合适的监控 程序结构，然后根据实时性的要求，合理地安排监控软件和各执行模块之间地调 度关系。 （二）（二） 、主程序模块、主程序模块 主程序需要调用四个子程序，分别为数码管显示程序数、据输入及处理程序、报