毕业设计（论文）-数字锁相环4046的锁相和压控振荡原理传感器采集设计.doc

引言摘要测量汽车转速是车辆工程重要组成部分。本文是基于利用数字锁相环4046的锁相和压控振荡原理配合合理的传感器采集信号。本文是利用点火信号的磁电感应转换而来的转速信号，然后经过限幅和电压比较将信号转换成方波即脉冲的形式，经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。4046的输出信号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果。 本文的方案将用于不同气缸的汽车转速的测量，具有一定的实用价值和应用前景。关键词 ： 信号转换 ， 压控振荡 ，相位差 ， 低通滤波 ， 测量转速abstract measuring vehicle speed vehicles is an important component of the project. this paper is based on the use of digital pll lock-in the 4046 and vco with the principle of reasonable acquisition sensor signal. this is the use of the ignition signal magnetic induction converted speed signals then after limiting and voltage comparator of the square wave signal is converted into the form of pulses, after treatment, the signal given to the 4,046 dpll input signal ports, the use of 4046 compared with the second phase, when the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the pin on 11, 12 and the external resistor size. 4046 output signal counting, data latches, gave decoding circuit, decoding the total output driving led cathode direct measurement results show. in this paper, the program will be used for different cylinder motor speed measurement, has some practical value and prospects. 第一章 引言1.1锁相环基本原理一个典型的锁相环（pll）系统，是由鉴相器（pd），压控荡器（vco）和低通滤波器（lpf）三个基本电路组成，如图1， ud = kd (io) uf = ud f（s） i o 图1 1.1.1鉴相器（pd） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。1 异或门鉴相器 异或门的逻辑真值表示于表1，图2是逻辑符号图。输入输出 a b f000011101110表1 图2从表1可知，如果输入端a和b分别送 2入占空比为50%的信号波形，则当两者存在相位差d时，输出端f的波形的占空比与d有关，见图3。将f输出波形通过积分器平滑，则积分器输出波形的平均值，它同样与d有关，这样，我们就可以利用异或门来进行相位到电压 d的转换，构成相位检出电路。于是经积 图3分器积分后的平均值（直流分量）为： u u = vdd * d/ p (1) vcc 不同的d，有不同的直流分量vd。d与v的关系可用图4来描述。从图中可知，两者呈简单线形关 1/2vcc系：ud = kd *d (2) 1/2 dkd 为鉴相灵敏度 图4 2 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信号进行鉴相，对输入信号的占空比不作要求。1.1.2 压控振荡器（vco）压控振荡器是振荡频率0受控制电压uf（t）控制的振荡器，即是一种电压频率变换器。vco的特性可以用瞬时频率0（t）与控制电压uf（t）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），vco的振荡频率，称为自由振荡频率om，或中心频率，在vco线性控制范围内，其瞬时角频率可表示为：o（t）= om + k0 uf（t）式中，k0vco控制特性曲线的斜率，常称为vco的控制灵敏度，或称压控灵敏度。1.1.3环路滤波器这里仅讨论无源比例积分滤波器如图5。其传递函数为：式中：1 = r1 c ，2 = r2 c 图5 1.1.4锁相环的同步与捕捉 锁相环的输出频率（或vco的频率）o能跟踪输入频率i的工作状态，称为同步状态，在同步状态下，始终有o = i。在锁相环保持同步的条件下，输入频率i的最大变化范围，称为同步带宽，用dh 表示。超出此范围，环路则失锁。失锁时，oi，如果从两个方向设法改变i，使i向o靠拢，进而使do =（io），当do小到某一数值时，环路则从失锁进入锁定状态。这个使pll经过频率牵引最终导致入锁的频率范围称为捕捉带dp。同步带dh，捕捉带dp 和vco 中心频率o的 关系如图6。图6 1.2数字锁相环的研究现状数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于fpga的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入fpga中，构成片内锁相环. 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(dpll)就是环路部件全部数字化，采用数字鉴相器（dpd）、数字环路滤波器(dlf)、数控振荡器(dco)构成的锁相环路，其组成框图见图1示。 当锁相环中的鉴相器与数控振荡器选定后，锁相环的性能很大程度依赖于数字环路滤波器的参数设置。 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和m倍分频等模块组成的一个反馈环路，如图1所示。输入的被锁信号首先与同步倍频信号经过m倍分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性，它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的m倍。假如被锁信号在输入鉴相模块之前又先被分频了l倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的m/l倍.随着通信和控制向数字化方向发展，需要采用数字方式实现信号的锁相处理。然而，设计全数字锁相环存在许多问题。首先，由于在全数字的锁相环中，各种模拟电平信号变成了方波脉冲或者离散数据的形式，而且数字控制的振荡信号源不再具有类似于模拟压控振荡器的近似线性特征，这使得数字锁相系统难以设计和分析。其次，传统的数字锁相系统仍然希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的锁相环系统中，利用逻辑算法实现低通滤波是比较困难的。于是，出现了一些脉冲序列低通滤波计数电路，其中最为常见的是“n先于m”环路滤波器。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，所以无法采用系统传递函数的分析方法确定锁相环中的设计参数，以及进一步分析锁相性能。此外，有一些数字鉴相方法产生的相位误差脉冲，不仅能反映被锁信号和锁相信号之间的频率差别，还能够利用脉冲宽度反映信号的相位差距。“n先于m”环路滤波方法只对相位误差脉冲的个数进行计数，而没有利用脉宽与相位误差的关系，因此降低了锁相性能。锁相系统包括三个重要的性能指标：锁相范围、锁相速度和稳定性。已有数字锁相系统中的设计参数不能实现这三个性能指标的解耦控制和分析，使性能要求相互制约，无法满足较高的应用需要。鉴于上述原因，一些采用具有比例积分特性的数字控制方法来实现环路滤波，从而得到一种新型的全数字锁相环。这种锁相环的具体结构是可以基于数字逻辑电路实现的。在锁相环中应用比例积分控制不仅能够使锁相系统有效地工作，而且通过线性化近似手段，可以定量地计算锁相环的设计参数、评估锁相性能。1.3数字锁相环的简单介绍及几种应用1.3.1 简单介绍 cd4046是美国无线电公司（rca）的产品，主要用于调频和解调、频率合成及电压/频率转换等。同类类型的器件有cc4046、mc14046等，他们可以与cd4046互换使用。利用cmos固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中cd4046是一种能工作在1mhz以下的通用pll产品，它广泛应用于通信计算机接口领域。图7示出cd4046的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中pd1是异或门鉴相器；pd2是边沿触发式鉴相器。另外电路中含有一个vco，一个前置放大器a1，一个低通滤波器输出缓冲放大器a2和一个内部5v基准稳压管。从图7可看出，引脚（16）是正电源引入端；（8）脚是负电源端，在用单电源时接地；（6）脚，（7）脚外接电容c67；（11）脚外接电阻r11和c67决定了vco的自由振荡频率；（12）脚外接电阻r12，它用作确定在控制电压为零时的最低振荡频率fomin ;(5)脚为vco禁止端，当（5）脚加上“1”电平 图7 cd4046原理图（即vdd）时，vco停止工作，当为“0”电平（即vss）时，vco工作；（14）脚是pll参考基准输入端；（4）脚是vco输出；（3）是比较输入端；（2）和（13）脚分别是pd1和pd2的输出端；（9）脚是vco的控制端；（10）是缓冲放大器的输出端；（1）脚和（2）脚配合可做锁定指示；（15）脚是内设5v基准电压输出端1.3.2 cd4046的主要用途1.3.2.1cd4046用作选频电路cd4046是内之锁相环的数字集成电路。当有输入端叫输入一定幅值（n100ma）的信号时，若其频率f与cd4046内voc的中心频率f相同，则相位比较器pc的锁定指示输出端较有低电平(约0.1v)转为高电平（4.9v），既输出一个上跳脉冲。利用cd4046这一特性，可在频份制药控系统中对频率为f的信号进行选频。图所示电路是采用cd4046的选频电路为实现cd4046内部voc的频率捕捉和锁定功能，对cd4046的外围rc元件参数的设计按一下步骤进行。为确保输入信号在vco内频率捕捉、锁定，在vco中心频率f附近应有容许的宽带，以便可靠的选出指令信号。中心频率f的只有外接元件r 、c的参数确定。跟据设定的f求出c、r的值。根据设定的f/f求的值，求出r/ r并根据步骤1求得的r求出r。按上述步骤求得的c、r、r后，当输入信号的频率在f-f容许的范围内变化时，电路就能捕获并锁定，他输出的低电平转为高电平。1.3.2.2 cd4046用作可控振荡器可利用cd4046内置压空振荡器(vco)和外引脚脚（inh端）对vco的电平进行控制，若加两个元件c、r就组成了一个cd4046可控多谐振荡器，它的电路图如图 所示确定vco中心频率f的振荡元件是c、r，无需外接r（r=），r用于有一定频率范围的振荡（既有频偏）。脚是cd4046的vco的禁止端。当交接高电平（“”），vco 停止工作。反之，vco工作，开始振荡。若选r=1.8m, 、=0.47f则图示电路的脚为“0”，cd4046可控振荡器的振荡频率为2hz；若r=180k,c=1000pf，则振荡频率约为2500hz。1.3.2.3 cd4046用作频率调制器 利用cd4046内置的压控振荡器（vco）,从vco的控制端端输入一定幅值的音频信号，便可以从vco的输出端脚得到该信号的调频信号。采用cd4046的频率调制器电路入图 所示输入信号的频率调制是在vco的中心频率f进行的，确定f值的外电路仅与r、c的置有关。1.3.2.4 cd4046用作调频解调器电路利用cd4046内置的vco和相位比较器pc可对中心频率为f的调频信号进行解调。采用的图形如图所示将中心频率为f的调频信号加至cd4046信号的输入端，经cd4046内的前置放大后，再加之相位比较器pc的一个输入端。相位比较器pc的另一个输入端来自vco的控制信号，该控制信号的中心频率于外加的输入信号的调频信号的中心信号f相同。因此，加至pc的两个输入信号为同频信号。经pc进行相位比较、鉴相后，pc便输出一个与音频信号具有相同变化频率的得包络信号，然后经低通滤波除载频后，便输出解调后的音频信号。1.4 本论文的目标和方案1.4.1目标本设计运用数字锁相芯片具有的锁相和压控振荡功能，产生高频振荡，驱动可变计数器进行不同分频，产生的与汽车转速成正比的信号经计数、译码后显示测量结果。配以合理的传感器采集信号，可用于不同汽缸的汽车转速的测量，具有一定的实用价值和应用前景。1.4.2方案本设计中，传感器采集汽车打火系统中的电火花信号，此信号经过限幅、信号处理等，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和电容和外接的电阻的大小，再分频计数显示即可。第二章 总体方案设计第一节 总体方案。本文利用4046的锁相和压控振荡原理，结合计数器的分频功能，并通过计数和译码显示测量不同汽缸汽车的转速。数字锁相芯片4046结构简单，接线方便，功能扩展容易，在音频发生器设计、鉴相、频率合成、压频转换等方面获得广泛应用本设计中，传感器采集汽车打火系统中的电火花信号，此信号经过限幅、信号处理，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号（4管脚）的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。得到的信号经过整形、分频、计数、显示等一系列处理即可. 74160分频传感器采集信号数码管显示压控振荡器计数器译码器4046锁相电压比较器信号预处理第三章 设计原理与单元电路3.1车速信号的采集 测量转速的设计方案方案（1） 在转速测量中，有一种利用电磁感应原理制成的磁电转速计，图 为期示意图。旋转盘与被测旋转件固接并随之旋转，而传感器固定不动。旋转盘上的每个齿经过磁极时都会在线圈中感应一个脉冲信号，此信号可以送进二次仪表进行整形并对其放大并对其进行计数。由于旋转盘的齿数已知，在某一特定时间根据所累计的脉冲数，即可求得转速。方案 (2) 在转速的测量中还可以使用光电式转速传感器，图 为其结构示意图。从光源发射出的光经过圆盘上的小孔照射到光电元件上。圆盘上开有多个小孔，其转动一周，则光电元件其感光次数与小孔数目相同，从而产生相应数量的电脉冲信号，定时计量电脉冲数目，则可以利用下式计算转速n=，公式中c测得的脉冲数 z 传感器圆盘上的孔数 t测量时间（s）n转速（）显然，若已知车轮动力半径，则很容易算出车辆行使速度。在汽车、拖拉机行使速度测量时多采用60脉冲的传感器。方案（3） 还有一种磁电式传感器安装十分简单，只用传感器的输入端（输入端是一个夹子式的输入端）夹住气缸的一个输入端，每次的电火花都能使传感器产生电磁感应，从而使有电信号输出。在以上三种方案中，前两种较为复杂，计算也很麻烦，安装较为困难，所以我在本设计中采用的是第三种方案。3.2二极管限幅电路限幅器是一个具有非线性电压传输特性的运放电路。其特点是：当输入信号电压在某一范围时，电路处于线性放大状态，具有恒定的放大倍数；而超出此范围，进入非线性区，放大倍数接近于零或很低。 3.2.1 二极管并联式限幅器 电路如图1所示，当输入电压低于某一门限电压，即： 时， a点电压低于二极管的导通电压为： ，二极管截止，输出电压为： 当输入电压等于或大于门限电压时，二极管导通，a点电压被箝制在 电平上，输出电压不再随输入电压变化而变化，成为一个固定电平： 其电压传输特性如图2所示。 图1 并联限幅电路 图2 并联限幅的传输特性3.2.2 二极管串联式限幅器 电路如图3所示，当输入电压低于某一门限电压，即： 时， a点电压低于二极管的导通电压，即 ，二极管截止，运放输出电压 ；当输入电压等于或高于门限电压时，二极管导通，运放输出电压为： 其电压传输特性如图4所示。 图3 串联限幅电路 图4 串联限幅的传输特性3.3电压比较器的原理3.3.1基本原理 电压比较器的基本功能是能对两个输入电压的大小进行比较，判断出其中那一个比较大。比较的结果用输出电压的高和低来表示。电压比较器可以采用专用的集成比较器，也可以采用运算放大器组成。由集成运算放大器组成的比较器，其输出电平在最大输出电压的正极限值和负极限值之间摆动，当要和数字电路相连接时，必须增添附加电路，对它的输出电压采取箝位措施，使它的高低输出电平，满足数字电路逻辑电平的要求。3.3.2几种常见的比较器电路。3.3.2.1基本过零比较器（零电平比较器）过零比较器主要用来将输入信号与零电位进行比较， +15v 以决定输出电压的极性。电路如图1所示： ui 2 7放大器接成开环形式，信号ui从反向端输入，同 a741 6 uo相端接地。当输入信号ui 0时输出uo为负极限值 -uom 。因此，输出翻转的临界条件是u + = u - = 0。即： +uom ui 0 其传输特性如图2（a）所示。所以通过该电路输出的电压值，就可以鉴别输入信号电压ui是大于零还是小于零，即可用做信号电压过零的检测器。 uo uo +uom +uom 0 ui 0 ui -uom -uom (a）理想运放（增益a） （b）实际运放（增益a） 图2 基本过零比较器的传输特性对于实际运算放大器，由于其增益不是无 ui限大，输入失调电压uos不等于零，因此，输出状态的转换不是突然的， 0 t其传输特性如图2 （b）所示，存在线性区。 uo由以上工作原理可知，比较器中运放的反 向输入端和同相输入端的电压不一定相等 +uom假设输入信号ui为正弦波，在ui过零时， 0 t比较器的输出就跳变一次 ，因此，uo为正、负 -uom 相间的方波电压，如图 3 所示。 为了使输出电压有确定的数值并改善大信 图3 比较器的输入与输出波形号时的传输特性，经常在比较器的输出端接上 限幅器。如图4(a)所示。图中：r=1kw， dz1、dz2采用5229，uz1 = uz2 = 4.3v。 +15v uo ui 2 7 +uz a741 6 uo 3 4 r -15v dz1 0 ui dz2 -uz (a) 接上限幅器的比较器 （b）电压传输特性图4 在图4（b）中：uz = uz2 + ud1，-uz = uz2 + ud1 。 此时 +uz ui 03.3.2.2任意电平比较器差动型任意电平比较器电路如图5（a）所示，输入信号u i加到反向输入端，在同相输入端加 +15v一个参考电压uref，当 输入电压 ui ui 2 7小于参考电压uref时，输出为+uom，当输入 a741 6 uo电压ui大于参考电压uref时，输出为-uom。 ure 3 4 该电路的传输特性如图5（b）所示。 -15v即： （a）电路 +uom ui uref +uom与零电平比较器一样，可以根据比较器输出 电压的极性来判断输入信号是大于uref，还是小 uref于uref。对于差动型任意电平比较器来说，其比 ui 较电平uc就等于基准电压uref。 （b）电压传输特性3.4 cmos数字集成锁相环利用cmos固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中cd4046是一种能工作在1mhz以下的通用pll产品，它广泛应用于通信计算机接口领域。图7示出cd4046的电路方框功能图。在这个单片集成电路中，内含两个相位比较器，其中pd1是异或门鉴相器；pd2是边沿触发式鉴相器。另外电路中含有一个vco，一个前置放大器a1，一个低通滤波器输出缓冲放大器a2和一个内部5v基准稳压管。cd4046主要用于调频信号的研制与解调、频率合成及电压/频率转换等。3.4.1. cd4046的内部组成图和引脚排列图为cd4046的内部组框图cd4046内海一个前置放大器（a）、两个相位比较器（）、一个压空振荡器（vco）、和一个低通缓冲放大器（源跟随器）等。cd4046采用的16脚双列直插式塑封结构，各引脚的功能如下： 分别为供电电压的正段(vdd)和负端(vcc)，端是信号输入端，一般要求其输入信号电压不宜小于100mv；脚分别是相位比较器pc和pc的输出端,通过他们外接的r、c组成的低通滤波器送入vco的控制脚，、外界电容器c, 郊外接电阻r，c和r决定vco的振荡频率；脚外接r、r决定vco的最低振荡频率f, 脚是的禁止端（inh），当脚至于高电平（“1”）时vco便停止工作，而至于低电平（“0”）时vco才开始工作；脚是vco的输出端，时比较输入端，脚是低通滤波后源跟随器的输出端，脚为内部稳压二级管vdw的正电压输出端，在电路中外接限流电阻r,是相位比较器pc的锁定指示输出端，当电路进入锁定状态时，脚输出高电平（“1”），而在失锁时脚输出低电平（“0”）。3.4.2cd4046的工作原理3.4.2.1数字锁相环4046功能简介数字锁相环4046包含两个相位比较器，一个压控振荡器（vco），一个源极跟随器和齐纳二极管。比较器有两个共用信号输入端，一个是输入信号端，一个是比较信号输入端，对于大幅值信号，可直接耦合到比较器输入端，对于小幅值信号，可通过电容耦合到放大器上，再送给信号输入端。相位比较器1是一个或门，产生相位差信号（相位比较器1输出），并在压控振荡器的输出信号中心频率处保持90相移不变。只要输入信号和比较信号（占空比都为50%）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率，这也是锁相环锁相的本质。相位比较器2是边缘触发的数字存储网络，产生相位差信号（相位比较器2输出）和锁定信号（相位脉冲输出），并在压控振荡器的输出信号中心频率处保持0相移不变。只要输入信号和比较信号（与占空比无关）的相位差保持恒定，压控振荡器输出信号的中心频率就跟踪输入信号的频率。压控振荡器（vco）产生的信号从vcoout输出，振荡频率由压控振荡器输入信号（vcoin）和6、7管脚间的电容和11、12管脚上接的电阻共同确定，当外围参数确定后，振荡频率的大小与压控振荡器输入信号成线性关系。源极跟随器通过外接10k以上的电阻接地。当inhibit输入端信号为高电平时，就会屏蔽压控振荡器和源极跟随器来减小功耗。齐纳二极管主要起稳压作用。3.4.2.2 cd4046有以下两个特点能锁定接近vco中心频率的谐波的输入频率。加在pc输入端的两个输入信号的相位差在0-180之间，在中心频率f出相位差为90。相位比较器（pc）是一个边沿控制的数据存储器，它的作用主要是由触发器（四个）、控制门和三态门等组成，由于输入信号只在上升沿时起作用，因此对输入信号的占空比无限制。当脚输入信号的频率高于脚输入信号的频率时，低通滤波器的输出电压上升；反之，当脚的输入信号的频率较高时，低通滤波输出电压信号下降，当两个输入的频率和相位都相等时，输出端为高阻状态，滤波器输出电压不变。同时，脚 输出高电平（“1”），表示已处于锁定状态，如果脚无信号，则pc时vco处于最低振荡频率下。3.4.2.3.cd4046的主要典型能参数3 主要参数如下： 工作电压： v=3-18v 输出电压：输出低电压平u=0.05v，输出高电平电压u依所加电源电压v的不同而不同。当v=5v时，u=4.95v;当v=10v时， u=9.95v ；当v=15v时，u=14.95v。输出电流：包括输出低电平电流 i和输出高电平电流i。对于输出低电平电流i，当v=5时，i=0.51ma;当 v=10v时,i=1.3ma ; 当v=15v时i=3.4ma。对于输出高电平电流i ，当v=5时，i=-0.51ma; 当 v=10v时, i =-1.3ma; 当v=15v时,i=-3.4ma。输出位移电压u（脚）当r10v时，u=2.5v。输出阻抗r（脚）：当v=5时，r =1m;当v=10v时，r=200k; 当v=15v时， r=100k。稳压二极管稳态电压u=4.45v-6.15v(i=50a)。最高工作频率f（vco）：当c=50pf ，r=10k，r= 时，f0.8mh 当c=50 pf，r=5k, r= 时，f1.4 mh。3.4.3.数字锁相环4046在本设计中的应用本设计中，传感器采集汽车打火系统中的电火花信号，此信号经过限幅、滤波、稳压，送给电压比较器的同相输入端，与反相输入端的恒定电压值进行比较，输出信号为矩形脉冲，高电平为运算放大器的电源电压值。经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号（4管脚）的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。3.5计数与分频3.5.1计数器所谓“技术”，就是累计输入脉冲的个数。计数器就是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，典型的数字系统几乎都包含有计数器。计数器不仅可以用来计数，也可用来定时、分频等。按技术脉冲引入的方式可将计数器分为同步计数器和异步技术器，这里“同步”和“异步”的含义完全与同步和异步时序逻辑电路一致；按计数进位制可将计数计数器分为二进制（2进制）计数器和非二进制计数器，在非二进制计数器中，最常用的是十进制；按计数器增规律，可分为加法计数器、减法技术器和可逆计数器。 二进制计数器很简单，运算也方便，但人们最习惯的是十进制计数器，现在我主要介绍一下同步十进制计数器。其中，74160在普通同步十进制计数器电路的基础上又增加了置数、异步置零和保持功能。 图 同步计数器74160的符号 图 同步十进制计数器的时序波形有时需图可以看出q3对脉冲cp来讲，当输入10个cp脉冲，q3才输出一个完整的脉冲所以计数器也叫做十分频电路。用集成计数器构成任意进制计数器3.5.1.1概述目前芯片厂商生产的ttl和 coms中规模集成计数器，品种较多，功能完善，通用性较强。在实际应用中，已不必再用触发器和门店录去设计计数器，而可以直接使用集成计数器进行二次设计。在使用集成电路使不用去剖析集成电路的级内部结构，一般只需要查阅手册给出的芯片引脚和功能表，按其指定的功能使用即可。于置功能在集成计数器中有一个欲置控制端，非号表示低电平有效，当为零时，可是计数器的状态等预设定的输入端的数据。欲置控制有同步和异步两种方式，同步预置时，欲置控制端信号变为有效之后并不立即实现欲置功能，而是要等下一个时钟脉冲，有效沿到来时才能完成欲置功能。基欲置的实现与时钟同步。异步欲置时，当控制端信号变为有效电平时立即将欲置数据送到各触发器，而于时钟信号无关。置零功能 置零功能也能有异步和同步之分其含义欲同步和异步欲置的含义相同。3.5.1.2中规模集成计数器的级连级连分为同步和异步之分，我们再次主要介绍一下异步级连。异步级连时，是用前一级计数器的仅为输出c作为后一级计数器的时钟信号，图 是用两片74160进行异步级联的，模值是10*10=100的计数器，两片的p和t恒为1，都是在计 图 同步集成计数器的异步级连状态，第一片每一次计数到9是c段输出为高电平，经反向后是第二片的cp端位低电平，下一个计数输入脉冲到达后，第一片成0（0000）状态，c端跳回低电平，经反向后使第二片输入端产生一个正跳变，使第二片计入1 ，显然这种接法下两片74160不是同步工作的，故称异步级连。从降低成本考虑，厂商生产的集成计数器芯片在计数上应用较广的类型，因此在需要人以一种其他进制的计数器时，就需要在但片或多片的基础上采用置零或置数法构成。设芯片（伙级连后）的最大模值为m,预得到任意模值mm 的计数器，一般是从m进制计数器的状态转换途中跳过m-m个状态，使其在m个状态中循环，从而得到模是m的计数器。在本设计中，我预用到一个是10*10*10*10*10的计数器，所以，应用到5个74160芯片，将其级脸，就可以得到需要的计数器。计数器级连后，再用译码器将其译码，然后在显示即可。下面的土图就是五个74160级联的电路图，完成的就是五位数的进制，从而满足所需的 图 用于五为显示计数器3.5.2分频电路3.5.2.1方案（1）这是一个由六位移位寄存器加反馈接成的同步时序电路.由双四位移位寄存器4015构成,用时序分析法可证明它是一个六态工作环.工作环的逻辑电路如图5所示. 图5工作环的逻辑电路根据给定的逻辑电路可得到电路驱动方程d2=q1d3=q2d4=q3d5=q4将驱动方程代入特征方程qn+1=d,得电路状态方程qn+12=q1qn+13=q2qn+14=q3qn+15=q4其中六个输出实际上就是六个状态的循环值表. 逻辑电路的状态转换cpq5q4q3q2q1q0000000010000012000010300010040010005010000610000070000018000010从上面的状态转换表中看出,六个状态经起始进入循环用了八个cp脉冲.其输出y0y5的波形见总波形图6,由波形图看出该时序电路输出频率是其cp脉冲频率的六分之一时序y0y5依次滞后cp脉冲一个周期.就功能而言,前者是分频(特定状态下的六分频);后者是分相(将输入脉冲一个周期对应360相位,则自y0y5各输出脉冲相位依次相差60),这种功能正符合三相晶闸管电路脉冲时序要求. 锁相分频分相系统实际就是把上述特定状态的六分频器引入锁相环构成.实际电路中把压控振荡器的输出uv作为cp的脉冲,将y0作为反馈电压送相位比较器.由于六分频器的引入,锁相环压控振荡频率是输入电压频率的6倍,而输入电压频率即同步信号ut,是晶闸管电路主电源的频率,所以uv脉冲周期正好是主电源周期六分之一,即不论电网频率如何,这个关系被锁相环锁定不变.模拟-数字触发器对称度好,其原因就在于此.六态分频器六个输出中y0和锁相环相位比较器的输入端相接,所以y0的前沿与比较器输出电压u0脉冲前沿被锁定,其余各输出y1y5脉冲前沿依次滞后uv一个周期(对于u0来说60)三态分频和四态分频用同样的方法就可以得到三态分频和四态分频，不同的是使用的芯片的个数不相同，分别致需要有色和四个触发器就可以完成三态和四态的分频功能，使用不同的分频只改变触发器的个数即可。3.5.2.2方案（2）分频的实现只要把4018的6管脚输出接到1管脚data端，4018就成为六进制计数器，电路连接如图3所示。仿真时，在4018的时钟clk端加上频率为1mhz的方波信号，观察输入信号ui和输出信号uo，波形图如图4所示，用软件所带测量光标测量两个信号的频率，ui的频率恰为uo的频率的6倍，用4018成功地实现了输入信号的6分频。4分频与3分频的实现只要把4018芯片的4管脚接到1管脚data端，就可对输入时钟信号进行4分频，把第4和第5管脚相与后再接到1管脚data端，就可对输入时钟信号进行3分频，相应的电路连接图和仿真波形不再赘述。图 4018的6分频连接方式以上两种方式都可以实现分频，但是第一种方式中元件态罗嗦，不够简洁，而且在使用时，对于不同的气缸需要不同的电路图，需要对元器件进行不同程度的删减，在调换电路图的连接，使用起来不方便，所以不选用。在第二种方法中，4018芯片使用的不是很广泛，我对4018芯片的使用功能、其真值表等不是很熟悉，而且价格稍微贵一些。3.5.3方案（3）在分频时使用74160时比较合算的，它是计数器，众所周知的是任何计数器都可以用于分频功能，前面我们已经介绍了74160的功能、真值表等，所以这里就是用它来实现分频功能。其实使用74160实现m 分频就是使其计m个数，实现自启动置零后在计数，实现这种功能一般利用置零法.现以图所示电路为例来说明置零法构成任意进制计数器的方法。图是将74160接成6进制计数器的电路图，74160是10进制计数器，所以m=10,正常循环是从0000到1001。要构成模m=6进制计数器，使它计到0101状态时，跳过0110到1001这四个状态，而进入0000状态。便可以实现模m=6