毕业设计（论文）-倒计时定时器电路设计.doc

目录摘要1第1章 概述1第2章 电路设计方案12.1 总体电路设计方案12.2 单元功能模块设计12.2.1 秒信号发生器12.2.260分频器电路设计12.2.3 减法计数器12.2.4 译码显示电路12.2.5 执行电路1第3章整机电路原理1第4章仿真1总结1致谢1参考文献1附录1电路原理图1附录仿真图1摘要本设计主要由减法计数器、译码显示器、秒信号发生器、分频器、执行路等构成，能实现倒计时、定时和控制执行电路工作的功能。倒计时计数末了时，继电器动作，控制用电器动作。其中时钟信号是由多谐振荡器产生的1hz秒脉冲信号，而且秒脉冲信号可以通过分频器产生出1/60hz的分脉冲信号，然后通过开关选择秒脉冲或分脉冲信号通过开关选择输入电路，对倒计时计数器进行触发，计数器由置数开关输入的预置数开始进行计数，其中数字由译码数码管显示，直到倒计时末了，产生信号使继电器工作，从而通过控制开关控制受控电器的开或关。所以，此设计相当于构造了一个电器的控制开关，能够灵活定时电器的工作时间，从而使电器的开关更加方便。关键词 计数器；译码器；显示器；分频器第1章 概述倒计时计数器的用途很广泛。它可以用作定时，控制被定时电器的工作状态，实现定时开或者定时关，最长定时时间为99分钟。他还可以用做倒记时记数，最长记时时间为99秒，而且有二位数码管显示记数状态，可以灵活的对受控电器进行定时开关。倒计时计时器的核心器件是可预制数减计数器ic3、ic4，其初始数由拨码开关s1、s2设定，其输出状态由bcd码七段译码器ic1、ic2译码后驱动led数码管显示。门电路d1、d2产生秒信号脉冲，以及经ic5等60分频后得到的分信号脉冲。由开关s4选择后作为时钟脉冲送入减计数器的cp端。当按下启动按钮s3后，s1、s2设定的预置数进入减计数器，数码管显示出该预置数，然后计数器就在时钟脉冲cp的作用下减计数，数码管做同步显示。当倒计时结束，减计数器显示为00时，输出高电平使vt1、vt2导通，继电器k1吸合，其常开接点k1-1闭合，接通被控电器，被控电器开始工作；其常闭接点k1-2断开，切断被控电器，使此工作结束工作。同时，自带音源讯响器发出提示音。在这个数字化的时代，倒计时定时器随处可见，在人们的生活和工作中，倒计时定时器的应用也越来越广泛。在医学设备、在交通方面、比赛场合等，特别是在一些数字化、智能化设备上倒计时定时器得到了很好的应用。我相信，倒计时定时器的发展前景会越来越好。第 20 页第2章 电路设计方案2.1 总体电路设计方案用两个可预置数的减计数器组成两位十进制减计数器，通过两个译码器译码和两个led数码管显示器显示，cmos电路组成秒信号发生器，另外有控制电路，控制器随着计数器计数的状态发生改变，计时期间，用电器开关断开，当计时完毕时，用电器开关闭合，整机电路方框图如图2-1所示。译码显示减计数器进行预置数60分频器秒/分选择秒信号执行图2-1系统结构框图根据系统总框图，本设计以集成电路芯片为核心。秒信号是由555时基电路组成的多谐振荡器构成的；60分频器可由cc4002芯片、两个与门构成；倒计时的秒分选择可利用一个单刀双掷开关来实现；两位减法计数器利用两个cc14522芯片组成；预置数采用两个开关组来实现；而译码显示电路也可通过两个cc14543七段译码器和两个共阴极数码管构成；执行电路可由二极管、三极管、电阻和继电器组成，执行电路工作时由一个讯响器来发出提示音。电路工作时，可以先预置倒计时时间并且用数码管显示出来，然后由秒信号发生器产生秒信号，秒信号通过60分频器产生分信号，单刀双掷开关进行分秒信号选择，然后分或秒信号输入减法数器，减法数器开始动作进行倒计时，当计时结束时减法计数器输出高电平使执行电路工作，同时讯响器发出提示音2.2 单元功能模块设计2.2.1 秒信号发生器秒信号发生器可以由门电路、555时基电路等构成，在此设计中，我选用了555时基电路构成的多谐振荡器作电路的秒信号发生器。多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。cmos组成的多谐振荡器在此设计中用于产生秒信号，其原理图如图2-2所示。图2-2 多谐振荡器电路的工作原理是：接通电源后，555的3脚(out)输出高电平，其值接近于电源电压，7脚(dis)内的晶体管截止，电源+vcc通过电阻r23、rp1和r24给电容c1充电，电容上的电压逐渐上升，当到达比较上限2/3vcc时，使555的3脚输出变为低电平，其值接近于电源负极，7脚内的晶体管变为饱和，电容c1放电，其电压开始逐渐下降。当2脚（）、6脚(th)的电压下降到比较下限1/3vcc时，使555的3脚重新输出高电平，与此同时7脚内的晶体管截止，电容重新开始由电源+vcc经电阻r23、rp1和r24充电。这样周而复始，在555的3脚上输出矩形振荡波形。振荡周期t和频率f的计算公式如下： f =1/t=1/（r23+rp1+ r24）c1ln2因此，只要取合适的值，就可以调节振荡频率。2.2.260分频器电路设计在设计中需要分脉冲信号，而60分频器主要将输入的秒脉冲信号转换成分脉冲信号，也就是将秒脉冲信号的频率缩小60倍，从而得到频率为1/60的分脉冲信号，提供给电路使其正常工作。分频器主要芯片是cc4024，其管脚排列如图2-3所示：图 2-3 cc4024管脚图cc4024功能如表1所示：表1 cd4024功能表输入输出crq1-q70保持0计数1清0cc4024功能如表1所示，当cr端输入高电平时，输出全部为1（即清0），而cp端输入脉冲为上升沿时，cc4024输出保持不变，当cp端输入脉冲为下降沿时，cc4024正常工作，开始分频。由于输入信号为1hz频率，为了得到1/60hz的分脉冲信号，且又能满足定时要求的脉冲，可采用cd4024二进制计数器/分频器进行分频。cd4024是由7个t型触发器组成的串行二进制计数器/分频器。复位端高电平有效，2个输入端，一个是时钟cp，一个是复位清零端，有7个分频输出端q1-q7，最大分频为27=128。本设计需要一个60分频电路。由cc4024构成的60分频电路如图2-4所示：图2-4 分频器产生分信号原理图60分频器由ic5、d3等电路组成，从上图的计数状态表现，当第60个秒脉冲信号到达，计数状态为“0111100”时，与门d3输出一高电平使ic5清零。计数状态回复为“000000”，并开始新的一轮计数，d3输出信号为输入信号的1/60，实现了分频。如表2所示：表2 cc4024分频原理输入脉冲q7q6q5q4q3q2q100000000100000015901110116001111002.2.3 减法计数器倒计时定时器的核心是可预置数减法计数器，用于倒计时。可预置数的二位十进制减计数器由二片cc14522二-十进制1/n计数器组成，其管脚图如图2-5所示：图2-5 cc14522管脚图cc14522计数器功能表如表3所示：表3 cc14522功能表 cc14522功能如表3所示，当cr接高电平cp、ld任意时，不管输入端输入何电平，输出端均输出低电平；当cr接低电平且ld接高电平时，cp、任意时，输出端电平和输入端电平相对应；当cr、ld接低电平cp接高电平，或cr和ld接低电平接高电平cp任意，或cr和ld接低电平cp接高电平输入时钟下降沿时，该芯片起保持功能；只有在cr、ld、均接低电平且cp输入时钟上升沿时，cc14522芯片才具有计数功能。两位减法计数器原理电路如图2-6所示：图2-6 两位减法计数器（cc14522）原理图两位减法计数器工作方式：当按下启动按钮s3时，高电平加至ic3和ic4的pe端，使设定的预置数进入计数器中，然后计数器就在时钟脉冲下进行减计数。当个位计数器ic4减到“0000”，再输入一个时钟脉冲，就跳变到其最高位“1001”，其中q4端输入“1”脉冲（可理解为借位信号），使十位计数器ic4减1，当十位，个位都为零时，ic4的 oc 端输出为1，使个位的端为1，计数停止。个位计数器的oc 端为两位减法计数器的输出端。该计数器的个位，十位分别是 ic4，ic3电路采用正逻辑，即“1”为高电平(vdd)，“0”为低电平(vss)。 cc14522型计数器的cp端和端均为输入脉冲端。电路规定:当端接“0”电平时，输入脉冲应加至cp端，且用脉冲的上升沿触发；当cp接“1”电平时，输入脉冲应加至端，此时用脉冲的下降沿触发。选定从cp端输入脉冲，所以端固定接地为“0”电平，信号发生器或分频器输出的信号作为输入脉冲加到ic4的cp端。每块14522的d1d4端是预置数输入端，pe是预置允许端，高电平有效。cc14522的cr端是复位清零端.当cr=1时，能使计数器强制清零，计数电路停止工作。图中的cr端固定接“0”电平，可使电路循环工作下去。 计数器的oc端是全“0”信号输出端，仅当计数器状态为“0000”，且cf为“1”时，oc才输出“”。cf接高电平，直接与电源相连。由于cf=1，并且计到0000状态，因此从oc端输出高电平信号，这个高电平信号，一方面作为第二次置数信号(pe=1)，另一方面ic3、ic4的oc端通过一个与门相连作为两个减法计数器的输出端，还可以使端强制归零，计数器停止工作。计数器完成预置后，从个位计数器开始做减法运算。多谐振荡器的输出信号是一串脉冲，cp端每输入一个脉冲，ic4就自动(这是由集成电路内部控制的)减1，当ic4减到“0000”时，q3端输出一个高电平传到ic3的cp端，使ic3自动减1，从而实现借位功能。2.2.4 译码显示电路cc14543是一片 cmos bcd锁存/7 段译码/驱动器，用于驱动共阴极 led （数码管）显示器的 bcd 码七段码译码器。具有bcd转换、消隐和锁存控制、七段译码及驱动功能，能提供较大的电流，直接驱动led显示器。cc14543管脚图如2-7所示： 图2-7 cc14543管脚图如图 2-7 所示：其中a、b、c、d为 bcd 码输入端，d为最低位。dfi为灯测试端，加低电平时，显示器正常显示，加高电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。bi为消隐功能端，高电平时使所有笔段均消隐，正常显示时， b1端应加低电平。另外 cc14543有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。le是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴led数码管。另外，cc14543显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。所谓共阴 led 数码管是指 7 段 led 的阴极是连在一起的，在应用中应接地。表3cc14543真值表输 入输 出lebi dfid3d2d1d0abcdefg显示xx1xxxx11111118x10xxxx0000000消隐10000001111110010000010110000110000101101101210000111111001310001000110011410001011011011510001100011111610001111110000710010001111111810010011110011911010100000000消隐11010110000000消隐11011000000000消隐11011010000000消隐01111100000000消隐01111110000000消隐111xxxx 锁 存消隐cc14543的锁存功能 译码器的锁存电路由传输门和反相器组成，工作时由传输门的导通或截止控制le端的电平状态。当le为“0”电平导通，tg2截止；当le为“1”电平时，tg1截止，tg2导通，此时有锁存作用。（1）译码 cc14543译码用两级或非门担任，为了简化线路，先用二输入端与非门对输入数 据b、c进行组合，然后将输入的数据a、d一起用或非门译码。 （2）消隐 bi为消隐功能端，该端施加某一电平后，迫使b端输出为低电平，字形消隐。用cc14522芯片构成的译码显示电路如图2-8所示：图2-8 译码显示电路两位减计数器的输出状态由译码显示电路显示，便于人们直接观察。译码器电路采用两片bcd七段锁存译码集成电路cc14543组成，将减计数器中ic3，ic4输出端的bcd码（二-十进制8421码）接入cc14543的a、b、c、d输入端译码后，驱动七段led数码管显示。由于采用共阴极数码管，所以ic1，ic2的dfi端接地。r1-r14为数码管限流电阻。cc14543具有锁存、译码、消隐功能，通常以反相器作输出级，用以驱动led。2.2.5 执行电路执行电路当倒计时结束，减计数器显示为00时，输出高电平使vt1、vt2导通，继电器k1吸合，其常开接点k1-1闭合，接通被控电器，使电器开始工作；其常闭接点k1-2断开，切断被控电器，是电器结束工作。同时；自带音源讯响器ha发出提示音。综上所述执行电路可由两部分组成：一部分是控制电路，一部分是报警电路。 控制电路工作电路如图2-9所示：图2-9 控制电路原理图报警电路如图2-10所示：图2-10 报警电路原理图第3章整机电路原理根据对单元电路的设计，绘制出整机电路图如附录1所示，电路工作原理如下：将单刀双掷开关s3置于高电平，ic3、ic4的允许置数端pe接高平，此时开始预置数（预置数通过译码显示后直接在数码管上显示）。把s3置于低电平，电路开始工作。由555时基电路产生的秒脉冲信号或由分频器分频后产生的分脉冲信号通过开关s4的选择使秒脉冲或分脉冲进入两位减法计数器的cp端。当第一个上升沿到来时，两位减法计数器开始工作，ic4首先做减法运算，并通过译码后在数码管上做同步显示。观察数码管，当个位减法计数器ic4减到“0000”时，ic4输出端的高位q4输出高电平并且ic4的输出端跳变到其最高位“1001”，此时q4产生的上升沿输入到十位计数器ic3的cp端使ic3自动减1，从而实现了两位计数器的功能。当个位计数器和十位计数器ic4、ic3都减到“0000”时，ic3和ic4的oc端均输出高电平，这两个输出端通过一个与门输出一个高电平，一方面这个高电平输入ic4的端使ic4停止计数，由于没有ic4的借位信号输入，ic3也停止计数，至此两位计数器工作停止；另一方面高电平输入执行电路，三极管vt1和vt2导通，执行电路开始工作。vt2导通时继电器的常闭触点断开常开触点闭合，控制被控电器的开关；与此同时vt1导通，讯响器发出提示音，倒计时控制结束。第4章仿真在仿真软件multisim10.0中，按附录1中的原理图接线。在仿真过程中，为了便于观察我加入了一个单刀双掷开关把两位减法计数器由同步变为异步使仿真时间大大缩短。秒脉冲如图5-1所示：图-秒脉冲信号本设计控制电器采用执行电路来实现，执行电路仿真如图5-2所示：图5-2执行电路仿真减法计数器要求能预置数，预置数仿真电路如图5-3所示：图5-3预置数仿真电路总结随着期末的到来，课程设计也接近了尾声，经过两周的奋战我的课程设计终于完成了。在没有做课程设计以前觉得课程设计只是对我所学知识的单纯总结，但是通过这次做课程设计发现自己的看法有点太片面。课程设计不仅是对前面所学知识的一种检验，而且也是对自己能力的一种提高。通过这次课程设计使我明白了自己原来知识还比较欠缺。自己要学习的东西还太多，以前老是觉得自己什么东西都会，什么东西都懂，有点眼高手低。通过这次课程设计，我才明白学习是一个长期积累的过程，在以后的工作、生活中都应该不断的学习，努力提高自己知识和综合素质。此次课程设计使我重新又学习了数字电子技术的有关知识，电子电路cad，word等常用办公软件掌握的更加熟练，以及了解了更多的常用芯片的工作原理与工作方式。在这次课程设计中也使我们的同学关系更进一步了，同学之间互相帮助，有什么不懂的大家在一起商量，听听不同的看法对我们更好的理解知识，所以在这里非常感谢帮助我的同学。我的心得也就这么多了，总之，不管学会的还是学不会的的确觉得困难比较多，真是万事开头难，不知道如何入手。最后终于做完了有种如释重负的感觉。此外，还得出一个结论：知识必须通过应用才能实现其价值！有些东西以为学会