数字逻辑》课程设计.doc

课程设计报告课程名称：设计题目：姓 名：系：专 业：年 级：学 号：指导教师：职 称：20年 月 日评语：评定指标等级评分成绩1设计方案正确，具有可行性、创新性（20分）优良中差2独立进行实验工作；能运用所学知识和技能去发现与解决实际问题；能正确、科学地分析和处理实验数据；测试结果准确。（40分）优良中差3能够按时提交课程设计，并按照要求演示课程实习内容，态度认真（20分）优良中差4文档符合标准，有条理，文笔通顺，格式正确。课程实习有自己的收获、体会、感受（20分）优良中差评定结果符合总成绩（100分）不符合成绩：指导教师签字：任务下达日期：2012年12月17日评定日期：10目 录1课程设计题目名称41.141.241.341.442课程设计的要求42.142.242.343课程设计的内容43.143.253.353.473.584总结94.194.295参考文献9 课程设计题目名称1.课程设计的目的1在学完了数字电子技术基础课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，提高动手能力，提高分析问题和解决问题的能力。2 熟悉集成电路的引脚安排， 掌握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法，了解数字钟的组成及工作原理。3. 学习各种元件的用途和使用方法，培养独立思考、查找资料和设计数字电路的能力。4. 学习书写课程设计的能力，掌握清晰的电路设计思路，了解电路设计的功能。2.课程设计的要求1输入10HZ的时钟；2能显示时、分、秒，24小时制；3时和分有校正功能。3.课程设计内容总述：设计时钟的总体分为：各电路模块的设计，单元电路的设计，电路的测试，电路的校验，电路的仿真。3.1总体方案的设计（1）频率的选择，选择频率的10hz的，如图如下：（2）计数器秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。“秒”和“分”计数器应为六十进制，而 “时”计数器为二十四进制。采用计数器74LS160N来实现时间计数单元的计数功能。（3）组合成数字钟 数字总系统的组成由两个六十进制和二十四进制电路构成的数字钟。（4）校正电路数字钟应具有分校正功能，把开关调至一端时，直接由信号发生器产生的信号，构成正确的数字时钟电路。调至另一端时，实现校正电路功能。3.2各模块设计（1）60进制电路的设计，电路图如下所示：（2）24进制电路图的设计，电路图：（3）校正电路的设计：3.3单元电路的设计（1）秒信号经秒计数器.分计数器.时计数器之后，分别得到“秒”个位十位，“分”个位十位，以及“时”个位十位输出信号，然后送至显示电路，以便实现用数字显示时.分.秒的要求。“秒”和“分”计数器应为六十进制，而 “时”计数器为二十四进制。采用计数器74LS160N来实现时间计数单元的计数功能。小时的设计电路： 分钟，秒钟的设计电路：（2）组合成电路图如下：数字总系统的组成由两个六十进制和二十四进制电路构成的数字钟。（3）校正电路图如下：数字钟应具有分校正功能，把开关调至一端时，直接由信号发生器产生的信号，构成正确的数字时钟电路。调至另一端时，实现校正电路功能。3.4总体电路图和工作过程（1）总电路图： 该电路图，由24进制和60进制的电路组成，其中用到了显示管6个，74LS160N六块，频率发生器两个，74LS10D一个，74LS20D两个，开关两个，导线若干。连接电路图，测试结果的准确性。总电路图如下： 3.5 电路测试（1）把电路的开关向上打，实现数字钟的正确运行。（2）把开关往下打，测试电路的校正功能。4.总结 做完了本次课程设计，懂得了一部分集成电路的引脚安排， 明白了各芯片的逻辑功能及使用方法，了解数字钟的组成及工作原理。学习各