数字心率计课程设计.doc

数字心率计 1 目目 录录 1.1. 摘要摘要 1 1 2.2. 方案原理介绍方案原理介绍 2 2 2.1 方案设计与论证 2 2 3.3. 总体方案介绍总体方案介绍 3 3 4.4. 单元电路的设计与选择单元电路的设计与选择 4 4 4.1 脉搏检测电路的设计 4 4 4.2 信号放大电路的设计及参数计算 5 5 4.3 信号滤波电路的设计及参数计算 7 7 4.4 整形电路的设计与参数计算 8 8 4.5 倍频电路1010 4.6 时基电路1111 4.7 逻辑控制电路1212 4.8 计数、锁存和显示电路1414 4.9 报警电路设计1818 5.5. 总体电路的绘制总体电路的绘制1818 5.1 电路总图1818 5.2 元器件清单1919 6.6. 心得体会心得体会1919 7.7. 参考文献参考文献2121 数字心率计 2 数字心率计数字心率计 1 1 摘要摘要 对于医院的危重病人，或者在其他一些特殊场合，需对人的心心率进行连 续检测，本课题即针对这一需求，设计一台简易的心率检测仪。 课题的思路是用压力传感器检测病人手腕部的脉搏跳动，压力传感器的输 出信号经一系列电路处理，形成可用于检测的脉冲信号，再经电路处理，最终 由数码管显示其数值，并根据被测对象情况判断其健康状态，以报警信号显示。 关键词：传感器，滤波器，放大器，显示电路，报警电路 2 2 方案原理介绍方案原理介绍 2.1 方案设计与论证 正常人的脉搏次数是每分钟 6090 次（婴儿为 90120 次,老年人则为 100150 次), 这种频率信号属于低频范畴.因此,脉搏测试仪是用来测量低频 信号的装置,它的基本功能要求是: 要把人体的脉搏数(振动)转换成电信号,这就需要借助传感器。 对转换后的电信号要进行放大、滤波和整形处理，以保证后续电路能正常 对其进行进一步的加工和处理。 脉搏测试仪要能在 15 秒左右测出脉搏跳动次数，并作出是否报警的判断。 报警的上、下限及对象选择可以通过多路开关调节。 总之，脉搏测试仪的核心是要对低频信号在固定的短时间计数，最后以数 字形式显示出来。可见，脉搏测试仪的主要组成部分是计数器和数字显示器。 2.1.1 方案设计 脉搏测试仪的上述功能要求，可采用了三种不同的方案来实现： 方案一：把转换为电信号的脉搏信号，在单位时间 N 内（如 15 秒）进行计 数，完成后将计数结果通过乘法器乘以系数 60/N（如 6015=4）并用数字显示 其计算后的值，从而得到每分钟的脉搏数。 数字心率计 3 方案二：该种方案和第一种有一点类似，其差别在于该方案采用的是倍频 的方式求取脉搏数。在单位时间 15 秒内进行计数，由于 15 秒是一分钟的 1/4，所以理想情况下 60 秒内测得的脉搏数是 15 秒内测得值的 4 倍。所以可以 通过对被测脉搏波进行细分（即 4 倍频） ，从而通过计数器在 15 秒内所得计数 结果就是一分钟的脉搏数。 2.1.2 方案验证 这三种方案比较起来，第一种方案比较直观，但精度较低，如果计数时间 是 15 秒最大时误差为4 次，而且电路结构需要乘法器，乘法器芯片难寻，电 路结构复杂；第二种方案直观，电路结构简单，且精度较第一种方案高，但由 于采用倍频电路其精度已提高到1 次，完全满足设计要求。为了使脉搏测试 仪轻巧而便宜，且有较高精度通常采用第二种方案，本文的设计就基于这一方 案。 3 3 总体方案介绍总体方案介绍 本设计采用了2.1.1中的第二种方案，选用该种方案的原因是电路容易实现， 各部分造价较低，满足精度要求。该方案选用传感器MPX2050GP，该传感是带温 度补偿的扩散硅压力传感器，它具有良好的线性和温度稳定，并且灵敏度高， 是一种专门用于血压测量的传感器。该传感器接在电桥电路中，当有压力传到 传感器时，其电阻发生变化，电桥失去平衡，产生差动电压，由于该电压很弱 （为10毫伏左右），需用一放大器对其信号进行放大。由于震动、工频信号和 放大器的噪声等的影响，导致其输出电压中有很多干扰信号，为此需采用一滤 波器滤除脉搏信号中的干扰，由于脉搏信号为低频信号，所以该滤波器必须为 低通滤波器。为了便于计数，需将经过滤波的信号整形为矩形波信号，为此还 需设计整形电路。 由于我们需要在十五秒内完成脉搏计数，在这里我们采用了倍频的方式。 由于 15 秒是一分钟的 1/4，所以理想情况下 60 秒内测得的脉搏数是 15 秒内测 得值的 4 倍。所以可以通过对被测脉搏波进行细分（即 4 倍频） ，从而通过计数 器在 15 秒内所得计数结果就是一分钟的脉搏数。 这种设计方案的方框图如下 图 1。 数字心率计 4 图一 设计方案方框图 4 4 单元电路的设计与选择单元电路的设计与选择 4.14.1 脉搏检测电路的设计 因为采用的MPX2050力敏元件是一种高性能的动态微压传感器, 且输出电压 信号有一直流叠加, 故采用电桥法直接获取脉搏信号。如图2 所示, 可以看出 采用电桥接法通过匹配R1,R2 以及调整电位器RC可以将传感器两端的交流变化 量取出来。系统所用的电源是直流稳压+5V, 采用的串联电阻R1、R2为5k。同 时, 为了排除电源的噪声干扰, 前置一个1000u电容C1接地。 ui2 0 传 传 传 传 RC 5k C1 1000U0 R1 5k ui1 R2 5k 传 传 传 5V 图二 脉搏测量电路 传感器参数如下： 数字心率计 5 型型 号号 最大压力 psi 最大压力 kpa 最大压 力 in H2O 最大压力 cm H2O 最大压力 mm Hg 过压 (kpa) 零位 偏差 mv 量程电 压 mv 灵敏 mV/Kpa 线性%量 程 最小 线性%量 程 最大 典型压力 MPX20507.0502015103752001.0 400.8-0.3-0.3 由于传感器灵敏度为 0.8V/KPa,而人体正常情况下收缩压大致为 136(18KPa)- 90mmHg（12KPa），舒张压为 86-60mmHg。因为收缩压较舒张压大，故以 收缩压信号作为预处理信号。脉搏测量电路输出的峰值电压大约为： 12X0.8=9.6mv 到 18X0.8=14.4mv 4.2 信号放大电路的设计及参数计算 4.2.1 放大电路的选择 方案一：采用常见的同相放大电路，对信号进行放大。根据理论公式进行 计算可得电路的放大倍数为：Av=Vo/Vi=1+R1/R2.选择不同的阻值可以得到不同 的放大倍数，但此电路不适合小信号放大，因此不予采取。 方案二：由于输入级是毫伏级，为了便于信号的输出和处理，采用三运放 高共模抑制比放大电路放大传感器的输出电压。电路如图 3 所示。它由三个集 成运算放大器组成，其中 U10、U12 为两个性能一致的同相输入通用集成运算放 大器，构成平衡对称差动放大输入级，U11 构成双端输入单端输出的输出级， 用来进一步抑制 U10、U12 的共模信号。 当 U10、U12 性能一致是，输入级的差动输出及其差模增益只与差模输入电 压有关，而其共模输出、失调及漂移均在 Rp两端相互抵消，因此电路具有良好 的共模抑制能力，又不要求外部电阻匹配。此外，该电路还具有增益调节能力， 调节 Rp可以改变增益而不影响电路的对称性。 数字心率计 6 0 V4 FREQ = 3.5 VAMPL = 0MV VOFF = 0 Ui1R5 50k Ui2 VEE 0 R1 50k VCC 0 VEE U5 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 V3 FREQ = 3.5 VAMPL = 1MV VOFF = 0 VCC R2 50k VEE out1 VEE U4 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 VCC Ui2 R7 10k VCC R3 4k R6 50k Ui1 V U6 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 V out out2 V2 -15Vdc V R4 4k V1 15Vdc 4.2.2 电路参数的计算 但为了消除 U10、U12 偏置电流的影响，通常取 R1=R2，R3=R4，R5=R6。 由于输入级是毫伏级，为了便于信号的输出和处理初步设定电路总放大倍 数为 250 倍，则 Au=(1+2R1/Rp)*R5/R3 ，(设定 R1=R2,R3=R4,R5=R6) 通过 ORCAD 软件模拟及参照相关资料得第一级放 10 倍，第二级为 25 倍， 放大倍数计算分配如下： 第一级放大 10 倍，A1=1+(R1+R2)/RP=20，取 RP=10K，R1=R2=100K 第二级放大 25 倍，A2=R5/R3=50，取 R3=R4，R5=R6 总的放大倍数为：Au=(1+2R1/Rp)*R5/R3=A1*A2=10*25=250 ORCAD模拟结果如下： 第一级输出 U10（out） 、U12（out）放大 10 倍（图 4 所示）： Ti m e 0s0. 2s0. 4s0. 6s0. 8s1. 0s1. 2s1. 4s1. 6s1. 8s2. 0s V(R 1: 2)V(O U T2) -12m V -8m V -4m V 0V 4m V 8m V 12m V 图四 第一级输出波形 数字心率计 7 最后输出 V（out）共放大 250 倍（图 5 所示） Ti m e 0s0. 2s0. 4s0. 6s0. 8s1. 0s1. 2s1. 4s1. 6s1. 8s2. 0s V(O U T) -300m V -200m V -100m V 0m V 100m V 200m V 300m V 图五 第二级输出 4.3 信号滤波电路的设计及参数计算 4.3.1 滤波电路的选择 由于有50 赫兹的工频干扰和传感器在测量时有震动带来的干扰, 必须对所 取信号进行滤波处理。考虑到脉搏的频谱特性以及滤波50 赫兹工频干扰可以采 用截止频率为2.5 赫兹的低通滤波器滤除。因为压控电压源型二阶低通滤波器 电路结构简单，调整方便，且使用电路多采用运算放大器做有源器件，几乎没 有负载效应，故选择压控电压源型滤波电路。电路如图6所示。 4.3.2 压控电压源型二阶低通滤波器电路参数的计算 因为脉搏的正常跳动为 60150 次/分钟，所以容易算得其最高频率为： f=150/60=2.5Hz, 为了便于计算，设该低通滤波器的截止频率 f0=2.5Hz f0=w0/2=2.5 w02=(2.52)2=1/R1fR2fC1fC2f=246.5 为了计算的简便，取：R1f=2000K，R2f=4000K，C1f=0.05u，C2f=0.01u 把 R1fR2fC1fC2f的值带入验证得: R1fR2fC1fC2f=1106*4106*510-8*110-8=0.002 w0=15.811 f0=15.811/6.28=2.51772.5 故取 R1f=2000K，R2f=4000K，C1f=0.05u，C2f=0.01u，见图 6。 数字心率计 8 VEE R16 1k C5 0.05U V4 15VdcR14 2000k OUT C6 0.01U U2 uA741 3 2 74 6 1 5 + - V+V- OUT OS1 OS2 0 V5 -15Vdc 0 V3 1Vac 0Vdc V VEE R13 4000k VCC R15 10k VCC 0 图六 滤波电路 Frequency 1. 0H z3. 0H z10H z30H z100H z V(V0) 0V 1. 0V 2. 0V 3. 0V 图七 滤波电路 AC 分析结果 4.4 整形电路的设计与参数计算 4.4.1 整形电路的选择 本电路的功能是将模拟电压信号转化为高低电平信号输出到倍频电路。采 用反相滞回电压比较器完成电路整形。 方案一：本电路也可由常用 TTL 和 CMOS 集成电路中的施密特触发器实现，如 74LS14 和 CC40106. 74LS14 的典型数值 U_=0.9V,U+=1.7V; CC40106d 阈值电压 范围是 3.6V U+2.2V,1.6V U_0.3V(VDD=5V).已知放大后的信号峰值电压为 3.6VU2.4V,这与上述芯片的参数有些差值，虽然可经过适当的电路加以调整， 但这样会使电路复杂化，因而不予采取。 方案二：这部分电路如图 8 所示，输入电压 V7 加在集成运放的反相输入端， 参考电压 V2 经电阻 R1c接在同相输入端，此外从输出端通过电阻 Rfc引回同相 输入端。电阻 Rc 和稳压管 D1 的作用是限幅，将输出电压的幅度限制在 05V 之间。 数字心率计 9 在本电路中，当集成运放反相输入端与同相输入端的电位相等，即 u-=u+时， 输出端的状态将发生跳变。其中 u+由参考电压 V3及输出电压 u（out）二者共 同决定，而 u（out）有两种可能的状态：+Uz（+5V）或 0。由此可见，是输出 电压由+Uz 跳变为 0。以及由 0 跳变为+Uz 所需的输入电压值是不同的。也就是 说，这种比较器有两个不同的门限电平，故传输特性呈滞回形状，如图 9 所示。 由图中可以看出，u（out）的两种电压值不等于+5V 和 0V，分析原因是由 于稳压管 D1 的反向电流并不为零（其值很小，通常情况下不予考虑） ，所以它 两端的电压值并不严格等于 D1 的稳压电压，而是有一定的偏移。 R2 100k VEEVCC 0 R1 11k V2 3Vdc V4 15Vdc VCC 0 V5 -15Vdc R3 1k V7 FREQ = 2.5 VAMPL = 15v VOFF = 1 0 0 VEE D1 D1N750 U2 LF356/LT 3 2 74 6 5 1 + - V+V- OUT B2 B1 图八 整形电路 图九 整形电路软件分析 4.4.2 相关参数计算 利用叠加原理求得： u+=Rf/(R1c+Rfc)*V3+R1c/( R1c+Rfc)*u(out) UT+=Rfc/( R1c+Rfc)*V3+R1c/( R1c+Rfc)*Uz 数字心率计 10 UT= Rfc/( R1c+Rfc)*V3R1c/( R1c+Rfc)*0 UT=UT+UT= R1c/( R1c+Rfc)*Uz 由上式可见，门限宽度UT 的值取决于稳压管的稳定电压 Uz 以及电阻 R2 和 Rf 的值，但与参考电压 V3 无关。调节参考电压滞回比较器的传输特性将平 行地左移或右移，滞回曲线的宽度不改变。 由于经传感器送出的电压是毫伏级，放大一千倍以后为伏级，所以，门限 宽度不宜过宽，可取UT= R1c/( R1c+Rfc)*Uz=0.5V 查询稳压管 D1N750 的稳压值为 Uz=5V 初略计算得：R1c=11k，Rfc=100k 整形电路的瞬态分析结果图 10 所示。 图十 整形电路模拟分析 4.5 倍频电路 为了在 15 秒内进行计数一分钟的脉搏数，由于 15 秒是一分钟的 1/4，所 以理想情况下 60 秒内测得的脉搏数是 15 秒内测得值的 4 倍。所以可以通过对 被测脉搏波进行细分（即 4 倍频） ，从而通过计数器在 15 秒内所得计数结果就 是一分钟的脉搏数。倍频电路的实现方式如图 11. 数字心率计 11 0 C2 1n U6A CD4081B 1 2 3 U6A CD4081B 1 2 3 C2 1n R2 1k S1 DSTM1 Implementation = R1 1k U7A CD4081B 1 2 3 U5A CD4071B 1 2 3 U1A CD4009UB 32 U2A CD4009UB 32 0 U2A CD4009UB 32 U7A CD4081B 1 2 3 R1 1k R2 1k U1A CD4009UB 32 U5A CD4071B 1 2 3 0 C1 1n C1 1n 0 图十一 四倍频电路图 用 ORCAD 模拟得出输入、第一级输出、第二级输出的波形如下图 12。该倍频电 路是由两个二倍频电路组成，第一级实现对输入信号的二倍频，第二级对倍频 后的信号再倍频之后得到 4 倍频信号。 图十二 输入信号、二倍频和四倍频 4.6 时基电路 时基信号是标准测量的基础，这个信号可采用多谐振荡器产生，在简单时基 电路中，可以用 555 定时电路。根据门控电路要求，需要设计正脉冲宽度 T 为 15 秒，定时电路的周期可设为 20 到 30 秒。可根据 555 的计算公式计算电阻 R1 和 R2 及电容 C1、C2 的参数。 555 定时器功能表： 输 入输 出 TH TR dR VODis 数字心率计 12 VCC 3 2 VCC 3 1 L H H H L H 不变 L 导通 截止 不变 导通 图十三 555 定时器功能表 器件取值： 振荡周期：T=T1+T2=（R1+R2）Cln2 振荡频率：f=1/T=1/(R1+R2)Cln2 设脉冲幅度大于 3V 小于 5V,占空比为 q=2/3，振荡周期为 15 秒 则 q=(r1+r2)/(r1+r2)=2/3 故得 R1=R2 由此得 T=（r1+r2）Cln2=15 取 C=1u 解得 r1=r2=480k 电路图如图 15 所示 R1 480k 15传 传 传 R3 480k U1 555B 1 2 34 5 6 7 8 GND TRIGGER OUTPUTRESET CONTROL THRESHOLD DISCHARGE VCC C1 1u VCC_CIRCLE C2 1u 0 图十五 时基电路图示 4.7 逻辑控制电路 根据数字频率计的原理框图及各级电路波形，设计相应的控制电路。门控制信 号结束时产生负跳变，可以用该信号控制一个单稳态触发器产生锁存信号。锁 存信号结束时又产生负跳变，用该信号再控制一个单稳态触发器产生清零信号。 数字心率计 13 可以使用两个单稳态触发器的 74LS123.由 74LS123 的功能表可得，当触发脉冲 从 1A 端输入时，在触发脉冲的负跳变作用下，输出端 1Q 可获得一正脉冲。 74LS123 的触发脉冲宽度有电路的时间常数决定。设锁存信号和清零信号的脉 冲宽度相同且为 Tw，如果要求 Tw=0.02 秒 RC=0.02 秒，若取 R-10k，则 C=4.4uF，取标陈值 4.7uF. 74LS123 管脚图： 图十六 74LS123 功能表 电路如图 17 所示 数字心率计 14 一 一 一 一 R3 5.1k 0 U3A 74LS123 14 15 1 2 3 13 4 CEXT REXT/CEXT A B CLR Q Q SW1 SW KEY-SPST 12 +5V R2 1k +5V U4A 7400 1 2 3 一 一 一 一 C1 1n R2 1k 一 一 一 一 U3A 74LS123 14 15 1 2 3 13 4 CEXT REXT/CEXT A B CLR Q Q +5V C1 1n 图十七 逻辑控制电路图 4.8 计数、锁存和显示电路 锁存器的作用是将控制信号结束时记得的数进行锁存，使显示器能稳定的显示 此时计数器的值。可以选用 8D 锁存器 74LS273 完成上述功能。当锁存脉冲的正 跳变来到时，锁存器的输出等于输入，即 Q=D，从而将计数器的输出值送到锁 存器的输出端。正脉冲结束后，无论 D 为何值，输出端 Q 的状态仍保持原来的 状态不变，计数器的的输出不会送到译码显示器。 4.8.1 异步计数器 74LS90 引管脚图及功能表真值表 74LS90 为中规模 TTL 集成计数器，可实现二分频、五分频和十分频等功能， 由一个二进制计数器和一个五进制计数器构成。其引脚排列图和功能表如所示： 数字心率计 15 4.8.2 74ls27 引脚及功能图示 数字心率计 16 引脚功能： 74LS273 是 8 位数据/地址锁存器 74LS273 是一种带清除功能的 8D 触发器， 1D8D 为数据输入端，1Q8Q 为数据输出端，正脉冲触发，低电平清除，常用作 8 位地址锁存器。 74ls48 引脚图以及真值表 数字心率计 17 74LS48 的引脚排列 4.8.4 计数、锁存和显示电路如图 18 所示： 一 一 一 一 U3 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G 一 一 一 一 U1 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G U474LS273 3 4 7 8 13 14 17 18 11 1 2 5 6 9 12 15 16 19 D1 D2 D3 D4 D5 D6 D7 D8 CLK CLR Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 U2 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G U8 74LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 U674LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 0 一 一 一 一 U574LS273 3 4 7 8 13 14 17 18 11 1 2 5 6 9 12 15 16 19 D1 D2 D3 D4 D5 D6 D7 D8 CLK CLR Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 U774LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 图十八 计数、锁存和显示电路图 数字心率计 18 4.9 报警电路设计 本电路采用 8 个 JK 触发器组成二进制计数器，其输出结果为 xxxx xxxx（x 为 0 或 1） ，其输出结果通过与门和发光二极管相连，当某一输入使与门输出高点 平时，则点亮发光二极管。设红色放光管亮时，为血压过高；当黄色发光管亮 时，表示血压过低，并由控制开关来区分被测人（老人、儿童、成年人） 。电路 如图 19 所示： U43A 7400 1 2 3 U66A 7420 6 1 2 4 5 U54A 7420 6 1 2 4 5 一 一 一 R1 1k SW1 SW ROTARY 1P-5W D1 LL4148 U55A 7420 6 1 2 4 5 一 一 一 U58A 7420 6 1 2 4 5 0 U57A 7420 6 1 2 4 5 U31A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 一 一 一 SW2 SW ROTARY 1P-5W U65A 7400 1 2 3 一 一 一 U44A 7420 6 1 2 4 5 U37A 7420 6 1 2 4 5 一 一 一 U33A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U32A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U36A 7420 6 1 2 4 5 一 一 一 0 U45A 7420 6 1 2 4 5 U39A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 一 一 一 U71A 7420 6 1 2 4 5 U68A 7400 1 2 3 U40A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 一 一 一 一 一 一 U56A 7400 1 2 3 U67A 7420 6 1 2 4 5 一 一 一 一 一 U41A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U70A 7400 1 2 3 一 一 一 一 一 R2 1k U61A 7420 6 1 2 4 5 U60A 7420 6 1 2 4 5 一 一 一 一 一 一 U42A 7400 1 2 3 一 一 一 一 一 U69A 7420 6 1 2 4 5 一 一 一 U38A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U59A 7400 1 2 3 U63A 7420 6 1 2 4 5 一 一 一 一 D3 LL4148 U62A 7400 1 2 3 U64A 7420 6 1 2 4 5 U30A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 一 一 一 一 U34A 7400 1 2 3 一 一 一 图十九 报警电路图 5 5 总体电路的绘制总体电路的绘制 5.1 电路总图 完整的电路结构如图 20 数字心率计 19 一一一一 U3 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G 一一一一 U1 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G U474LS273 3 4 7 8 13 14 17 18 11 1 2 5 6 9 12 15 16 19 D1 D2 D3 D4 D5 D6 D7 D8 CLK CLR Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 U2 74LS48 7 1 2 6 4 5 3 13 12 11 10 9 15 14 1 2 4 8 BI/RBO RBI LT A B C D E F G U8 74LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 U674LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 0 一一一一 U574LS273 3 4 7 8 13 14 17 18 11 1 2 5 6 9 12 15 16 19 D1 D2 D3 D4 D5 D6 D7 D8 CLK CLR Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 U774LS90 14 1 12 9 8 112 3 6 7 CLKA CLKB QA QB QC QDR01 R02 R91 R92 out1 U2A CD4009UB 32 U4 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 VCC C1 1000u R1 1k U1A CD4009UB 32 R3 4k VEE R3 1k R14 2000k C5 0.05U VEE out2 R15 10k U7A CD4081B 1 2 3 R7 10k U2A CD4009UB 32 0 R2 100k out VCC C1 1n R16 1k R1 1k R5 50k 0 R2 1k R8 5k U2 uA741 3 2 74 6 1 5 + - V+V- OUT OS1 OS2 0 R1 11k 0 C1 1n R2 1k VCC 0 0 R2 50k U5 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 U5A CD4071B 1 2 3 VEE U7A CD4081B 1 2 3 VEE U6A CD4081B 1 2 3 R9 5k R6 50k 0 R4 4k 0 5v R13 4000k 传 传 传 D1 D1N750 OUT VEE U2 LF356/LT 3 2 74 6 5 1 + - V+V- OUT B2 B1 C2 1n 0 C2 1n VCC U5A CD4071B 1 2 3 U1A CD4009UB 32 C6 0.01U U6 OP-27/LT 3 2 74 6 8 1 + - V+V- OUT OS2 OS1 R1 50k U6A CD4081B 1 2 3 传 传 传 传 5k VCC U66A 7420 6 1 2 4 5 U34A 7400 1 2 3 一 一 一 U70A 7400 1 2 3 一 一 一 U42A 7400 1 2 3 U36A 7420 6 1 2 4 5 SW1 SW ROTARY 1P-5W U61A 7420 6 1 2 4 5 R2 1k 一 一 一 0 U38A 74107 1 4 13 3 2 12 J K CLR Q Q CLK R1 1k 一 一 一 U58A 7420 6 1 2 4 5 U59A 7400 1 2 3 一 一 一 一 一 U71A 7420 6 1 2 4 5 一 一 一 一 一 U32A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U60A 7420 6 1 2 4 5 一 一 一 一 U67A 7420 6 1 2 4 5 一 一 一 一 一 一 一 一 一 U43A 7400 1 2 3 SW2 SW ROTARY 1P-5W U30A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 一 一 一 一 一 一 U68A 7400 1 2 3 U56A 7400 1 2 3 U37A 7420 6 1 2 4 5 U62A 7400 1 2 3 U54A 7420 6 1 2 4 5 U31A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U40A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U44A 7420 6 1 2 4 5 U63A 7420 6 1 2 4 5 一 一 一 一 一 D1 LL4148 U55A 7420 6 1 2 4 5 U65A 7400 1 2 3 0 U41A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U69A 7420 6 1 2 4 5 U33A 74107 1 4 13 3 2 12 J K CLR Q Q CLK U64A 7420 6 1 2 4 5 U45A 7420 6 1 2 4 5 一 一 一 一 一 一 一 一 一 一 U57A 7420 6 1 2 4 5 一 一 一 一 一 一 U39A 74107 1 4 13 3 2 12 J K CLR Q Q CLK 图二十 总电路图 +5V U4A 7400 1 2 3 C1 1n U1 555B 1 2 34 5 6 7 8 GND TRIGGER OUTPUTRESET CONTROL THR