[工学]第5章_存储器系统.ppt

1 第5章 节 目 录 n5.1 概述 n5.2 随机存取存储器RAM n5.3 只读存储器 n5.4 高速缓冲存储器 章 2 第五章 作业 1、习题5 6、7、8、9、12、13 2、查看INTEL公司（或AMD）双核CPU （1）支持的内存类型、最大容量。 （2）CACHE指标。包括容量、分级、存取时间等 。 章 3 存储器由一些能够表示二进制“0”和“1”的状态的 物理器件组成，这些器件本身具有记忆功能。 一、存储器的一般概念 存储器有两种基本操作-读和写。 读操作：读出信息，不破坏原有的内容。 写操作：把信息写入（存入）存储器，新 写入的数据将覆盖原有的内容， 所以写操作是破坏性的。 5.1 存储器概述 4 二、存储器的分类 存储器从位置上可分为内存、外存。 存储器使用的存储介质有半导体器件、磁性材料 、光盘等。 半导体存储器分为随机存取存储器（RAM，也 叫读写存储器）和只读存储器（ROM）。 按其制造工艺可以分为双极型半导体RAM和 金属氧化物半导体（MOS）RAM。 主要优点是存取时间短，为几到几十纳秒(ns) ， 价格高，功耗大，主要用于高速缓存Cache。 1）双极型RAM 1、随机存取存储器RAM 5 2）MOS型RAM 用MOS器件构成的RAM又可分为静态读写存储器 (SRAM)和动态读写存储器（DRAM）。 （1）SRAM a. 存储元由双稳态触发器构成。只要不掉电， 其存储的信息可以始终稳定地存在，故称其 为“静态” RAM。 b. 存取时间较短（几十到几百纳秒） c. 外部电路简单，便于使用 d. 功耗比双极型RAM低，价格也比较便宜 用在用户设计的微机系统、仪器仪表、智能 家电等场合。 6 （2）DRAM a. 以电容来存储信息，电路简单 b. 需要定时充电，即“刷新” c. DRAM的存取速度与SRAM差不多 d. 集成度非常高，目前容量已达几百兆比特 e. 功耗低，价格比较便宜。 目前微型计算机中的内存条主要由MOS型 DRAM组成。 7 掩膜式ROM是芯片制造厂根据ROM要存储的 信息，对芯片图形（掩膜）通过二次光刻生产出来 的，故称为掩膜ROM。其存储的内容固化在芯片 内，用户不能改变。这种芯片存储的信息稳定，成 本最低。适用于存放一些可批量生产的固定不变的 程序或数据。 2只读存储器ROM 根据制造工艺不同，可分为ROM、PROM、 EPROM、E2PROM等几类。 1）掩膜式只读存储器（ROM） 8 如果用户要根据自己的需要来确定如果用户要根据自己的需要来确定ROMROM中的存中的存 储内容，则可使用可编程储内容，则可使用可编程ROMROM（PROMPROM）。）。 PROMPROM允许用户对其允许用户对其进行一次编程（使用编程器）（使用编程器） ，写入数据或程序。一旦编程之后，信息就永久性，写入数据或程序。一旦编程之后，信息就永久性 地固定下来。用户可以读出其内容，但再也无法改地固定下来。用户可以读出其内容，但再也无法改 变它的内容。变它的内容。 2 2）可编程ROM（PROM） 9 上述两种芯片存放的信息只能读出而无法修改 ，这给许多方面的应用带来不便。由此又出现了两 类可擦除的ROM芯片。这类芯片允许用户通过一 定的方式多次写入数据或程序，也可修改和擦除其 中所存储的内容，且写入的信息不会因为掉电而丢 失。由于这些特性，可擦除的PROM芯片在系统开 发、科研等领域得到了广泛的应用。 3）可擦除的PROM 10 a. 通过紫外线照射（约20分钟左右）来擦除，这种 用紫外线擦除的PROM称为EPROM。 b. 通过加电的方法（通常是加上一定的电压）来擦 除，这种PROM称为EEPROM（或E2PROM）。 尽管EPROM（EEPROM）芯片既可读出也可以 对其编程写入和擦除，但它们和RAM还是有本质区 别的。 a. 它们不能够象RAM芯片那样随机快速地写入 和修改，它们的写入需要一定的条件。 b. RAM中的内容在掉电之后会丢失，而EPROM（ EEPROM）则不会，内容一般可保存几十年。 11 存储器芯片的存储容量：“存储单元个数每存储 单元的位数”。 SRAM芯片6264的容量为8K8bit，即它有8K个 单元（1K=l024），每个单元存储8位（一个字节） 二进制数据。 DRAM芯片NMC4l257的容量为256Klbit，即它 有256K个单元，每个单元存储1位二进制数据。 三、存储器芯片的主要技术指标 1存储容量 存取时间又称存储器访问时间，即启动一次存储器 操作（读或写）到完成该操作所需要的时间。 2存取时间和存取周期 12 4可靠性 计算机要正确地运行，必然要求存储器系统具 有很高的可靠性。内存发生的任何错误会使计算机 不能正常工作。而存储器的可靠性直接与构成它的 芯片有关。目前所用的半导体存储器芯片的平均故 障间隔时间（MTBF）约为5l06l108小时左右。 3功耗 使用功耗低的存储器芯片构成存储系统，不仅可 以减少对电源容量的要求，而且还可以提高存储系统 的可靠性。 13 四、存储器的组成结构 地 址 译 码 器 三 态 缓 冲 器 存储 矩阵 A0 A1 An 控制逻辑 D0 D1 Dn R/W 读、写 CS 片选信号 存储阵列中共有2n+1个（地址线n+1条） 存储单元，每个存储单元有唯一地址编号。 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 地址范围： 14 8088在最小模式下的典型配置 8284A 地址总线（20根） READY RESET ALE A19 A8 AD7AD0 地址 锁存储器 8282 （三片） DEN DT/R IO/M WR RD HOLD HLDA INTR INTA CLK 收发器 8286 （一片） 数据总线（8根） 控制总线 READY RESET 8088 MN/MX +5V A0 A19 D0 D7 15 8284A 地址总线（20根） READY RESET ALE A19 A8 AD7AD0 地址 锁存储器 8282 （三片） DEN DT/R IO/M WR RD HOLD HLDA INTR INTA CLK 收发器 8286 （一片） 数据总线（8根） 控制总线 READY RESET 8088 MN/MX +5V A0 A19 D0 D7 存 储 器 系 统 如何设计存储 器系统？ 16 节 17 l 随机存储器的用处：存放当前运行的程序、 各种数据、中间结果、堆栈等。 5.2 随机存储器 l 随机存储器的特点：可读、可写，掉电后， 数据丢失。 l 目前微机上使用随机存储器的地方：内存条 、高速缓存（Cache）。 l 随机存储器的分类：静态随机存储器 (SRAM)、动态随机存储器(DRAM)。 18 特点：只要不掉电，数据就一直保存，不丢失。 一、静态随机存储器 应用场合：仪器、仪表、电子产品等要求结构简 单的场合。 常用的SRAM有6116（2K*8）、6264（8K*8）、 626128（16K*8）、62256（32K*8）等。 19 6264芯片是一个8K8bit的CMOS SRAM芯片。 它共有28条引出线，包括13根地址线、8根数据线 以及4根控制信号线。 128 2 3 4 5 6 7 8 9 10 11 12 13 14 27 26 25 24 23 22 21 20 19 18 17 16 15 NC A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D7 D6 D5 D4 D3 WE CS 2 A8 A9 A11 OE A10 CS1 +5V 6264 A0Al2-13根地址信号 线，地址信号编码最大为 213，即 8192（8K）个。 D0D7-8根双向数据线。 CS1、CS2-片选信号线。 OE-输出允许信号。 WE-写允许信号。 静态随机存储器6264 20 A0-A12 D0-D7 OEWE RDWR CS1 CS2 +5V 6264 片选信号 （地址译码） 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 A12 A0 21 二、地址译码的两种方式： 1、全地址译码方式：所有地址线都要使用。 CPU的高位地址线做译码， 低位地址线直接连接存储 器的地址输入线。 以6264为例，在全地址译码时，A19A13参加 地址译码，译码信号作为片选信号。其余A12A0 直接接入到6264的A12A0引脚。 22 地址译码器可 由门电路或专 用译码器构成 IO/M WR RD MEMW MEMR IOR IOW 8088系统 BUS CS2 CS1 D0D7D0D7 SRAM6264SRAM6264 +5V OEOEMEMRMEMR MEMWMEMWWE WE A0 A12 A0 A12 图5-7 6264的全地址译码连接 & A19 A18 A17 A16 A15 A14 A13 1 1 & 23 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 A12 A0 0 0 1 1 1 1 1 A19 A18 A17 A16 A15 A14 A13 0 0 1 1 1 1 1 0 0 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 6264的地址范围： 最低地址： 最高地址： 6264的地址范围：3E000H 3FFFFH CS1 A19 A18 A17 A16 A15 A14 A13 1 1 & 24 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 A12 A0 1 1 0 0 0 0 0 A19 A18 A17 A16 A15 A14 A13 1 1 0 0 0 0 0 1 1 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 6264的地址范围： 最低地址： 最高地址： 6264的地址范围：C0000H C1FFFH CS1 A19 A18 A17 A16 A15 A14 A13 1 1 1 25 l在地址译码时， 必须有IO/M信号 的直接或间接参 与。 l在为存储器地址 译码时，IO/M信 号为低有效。 l在为外设接口地 址译码时，IO/M 信号为高有效。 1 IO/M CS2 OE D0D7 A0 A12 RD WR D0D7 SRAM6264 A0 A12 WE CS1 A19 A18 A17 A16 A15 A14 A13 1 1 & +5V 26 3E000H - 3FFFFH Y7： 3C000H - 3DFFFH Y6： 8088系统 BUS CS2 OE D0D7 A0 A12 MEMR MEMW D0D7 SRAM6264 A0 A12 WE +5V 图5-8 利用138译码器实现全地址译码连接 CS1 A19 A18 A17 A16 A15 A14 A13 & B A G2B G1 G2A C 1 & Y6 Y7 27 Y0 Y7 A B C G2B G2A G1 15 14 13 12 11 10 9 7 1 2 3 4 5 6 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 输输 入输输 出 G1 /G2A /G2B C B A /Y7 /Y6 /Y5 /Y4 /Y3 /Y2 /Y1 /Y0 1 0 00 0 0 1 1 1 1 1 1 1 0 1 0 00 0 1 1 1 1 1 1 1 0 1 1 0 00 1 0 1 1 1 1 1 0 1 1 1 0 00 1 1 1 1 1 1 0 1 1 1 1 0 01 0 0 1 1 1 0 1 1 1 1 1 0 01 0 1 1 1 0 1 1 1 1 1 1 0 01 1 0 1 0 1 1 1 1 1 1 1 0 01 1 1 0 1 1 1 1 1 1 1 0 X XX X X 1 1 1 1 1 1 1 1 X 1 XX X X 1 1 1 1 1 1 1 1 X X 1X X X 1 1 1 1 1 1 1 1 输入/输出真值表： 28 G1为高时 G2A为低时 G2B为低时 74LS138的控制端信号： A19 = 0， A18 = 0 A17 = 1， A16 = 1 Y7为低时A15 = 1， A14 = 1， A13 = 1， MEMR、MEMW不能同时为低 异或 MEMR MEMW G1（74LS138） CS2 OE A12 MEMR MEMW A12 WE CS1 A19 A18 A17 A16 A15 A14 A13 & B +5V A G2B G1 G2A C 1 & 29 只有当IO/M为低，A14至A19为低时， 74LS138才有输出（对存储器操作）。 Y00000 0000 0XXX XXXX XXXX Y1 ： 0000 0000 1XXX XXXX XXXX A19 A11 A0 译码电路举例： Y1Y0 O O . O O IO/M A19 A14 A13 A12 A11 + 5V 74LS138 OO C B A G2BG2A G1 30 2、部分地址译码方式：高位地址线的一部分参加译码 。 A18、A16未参 加译码，因此 A18、A16为任 何值都可以。 图5-10 6264的部分地址译码连接图 8088系统 BUS CS2 OE D0D7 A0 A12 MEMR MEMW D0D7 SRAM6264 A0 A12 WE +5V CS1 A19 A17 A15 A14 A13 & & 31 X X X X A12 A0 1 X 1 X 1 1 1 A19 A18 A17 A16 A15 A14 A13 四个地址范围指向同一 个存储器空间 部分地址译码的特点：电路简单，但地址重复严重， 占用地址范围多，适用于存储器芯片较少的场合。 AE000HAFFFFH BE000HBFFFFH EE000HEFFFFH FE000HFFFFFH CS1 A19 A17 A15 A14 A13 & 32 例题1：使用SRAM6116芯片，设计4KB的RAM存 储器系统，其地址为78000H-78FFFH。 l 6116存储容量为2KB*8， l 4KB存储器因此需要2片 6116。 33 SRAM6116 MEMR D0D7 A0 A10 MEMW D0D7 A0 A10 MEMW MEMR D0D7 A0 OE A10 R/W CS D0D7 A0 OE A10 CS R/W SRAM6116 MEMR D0D7 A0 A10 MEMW D0D7 A0 A10 MEMW MEMR D0D7 A0 OE A10 R/W CS D0D7 A0 OE A10 CS R/W A19 A18 A17 A16 A15 A14 A12 & B A G2B G1 G2A C 1 & Y0 Y1 LS138 A13 A11 34 X X X A10 A0 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 Y0： 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 Y1： 78000H 787FFH X X X A10 A0 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 78800H 78FFFH 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 A19 A18 A17 A16 A15 A14 A12 & B A G2B G1 G2A C 1 & Y0 Y1 LS138 A13 A11 35 例题2：使用SRAM8256芯片，设计1MB的RAM 存储器系统，其地址为00000H-FFFFFH。 l8256存储容量为256KB*8， l1MB存储器因此需要4片 8256。 36 四片存储器的空 间分别为： 00：00000H3FFFFH 01：40000H7FFFFH 10：80000HBFFFFH 11：C0000HFFFFFH A19 A18 XX XXXX XXXX XXXX A19A18 图5-14 8256连接应用图 MSM8256 CS D0D7 A0 A17 MEMW MEMR D0D7 A0 A10 OE R/W CSMEMR MSM8256 CS D0D7 A0 A10 OE R/W CS D0D7 A0 A17 MEMW MSM8256 A19 A18 & B A G2B G1 G2A C & Y0 LS138 Y2 Y3 Y1 37 常用的SRAM有6116（2K*8）、6264（8K*8）、 628128（16K*8）、62256（32K*8）等。 上述存储器容量不同，芯片管脚数可能不同。 但主要区别在地址线的数目不同，其他控制信 号一样。 38 三、动态随机存储器 动态随机存储器集成度高、价格低，应用于微 机内存条等场合。 39 2164为64K*1的 DRAM芯片 l A0 A7：8条地址输入线。 将地址分两次输入到芯片中， 分别称为行地址和列地址。分 别锁存在行地址和列地址锁存 寄存器中。 lRAS：行地址锁存信号 lCAS：列地址锁存信号 l DIN、DOUT：芯片的数据输入 、 输出线。 lWE：低电平时，为写入。 高电平时为读出。 40 DRAM的工作过程 图5-17 DRAM2164的数据读出时序图 图5-18 DRAM2164的数据写入时序图 行地址列地址 有效读出数据 RAS CAS WE=1 DOUT 行地址列地址 有效写入数 据 RAS CAS WE DIN 41 DRAM的刷新周期为2 8ms。 因此需要专用的刷新电路。 刷新时禁止进行读写操作。 5-19 DRAM芯片的刷新时序 行地址 RAS CAS=1 42 （一）存储矩阵排列的两种结构： 1、字节结构方式 ： 每个存储单元存放一个字节，每个字节包 含8位二进制信息。常用N*8形式描述。如 ROM存储器2732，其容量为4K*8 位。 2、位结构方式 ： 每个存储单元存放一个或几个二进制位。 如SRAM存储器2114，其容量为1K*4位 ，动态 存储器2164容量为64K*1位等。 四、 存储器扩展 43 （二）存储器的位扩展、字扩展、位字扩展（二）存储器的位扩展、字扩展、位字扩展 保证两片同时选中，一次读写一个字节，每一保证两片同时选中，一次读写一个字节，每一 个字节的个字节的8 8位分为两个位分为两个4 4位，存在两个芯片中。位，存在两个芯片中。 l l 若用若用21142114（1 1K4 bitK4 bit）组成组成 1 1KK内存（内存（1 1K8 bitK8 bit） 位扩展位扩展 D2D2 D3D3D0 D0 D1D1 D4D4 D5D5D6D6 D7D7 D0D0 D1D1 D2D2 D3D3D0D0 D1D1D2D2D3D3 21142114 A0A0 A9A9 A0A0 A9A9 . . . . CSCS WRWR 21142114 RDRD 44 地址总线地址总线ABAB A0A7 A15A8 A0A7 64Kb D6 WE RAS CAS A0A7 A15A8 A0A7 64Kb D0 WE RAS CAS WE RAS CAS 数据总线数据总线DBDB 8位数据线 5-22 用8个2164的数据线构成容量为64KB的存储器 64KB 行选 列选 MEMW A0A7 A15A8 A0A7 64Kb D7 WE RAS CAS 45 保证两片的地址连续, 若第一片: 0000H 1FFFH，第二片:2000H 3FFFH共 16 K l 若用6264(8K8bit)组成 16 K内存 字扩展 D0 D7D0 D7 6264 8K 6264 8K 译码电路 A0 A12 A0 A12 . . CS0 CS1 数据总线 46 l用两片64K8位的SRAM芯片构成容量为128KB的存储器。 两片芯片的地址范围分别为：20000H2FFFFH和 30000H3FFFFH。 47 . 若用 4K1bit的DRAM组成16K8内存 位字扩展 CS0 WR/RD CS1 CS2 CS3 WR/RD WR/RD WR/RD D0D1D7 8片 8片 8片 8片 1 组(4K8bit) 2 组(4K8bit) 3 组(4K8bit) 4 组(4K8bit) 48 l 若用 4K1bit的DRAM组成16K8内存 位字扩展 例：用2164构成容量为128KB的内存。 首先进行位扩展，使用8片2164构成容量为64KB的内 存模块。两个这样的模块进行字扩展，实现128KB容量。 128KB的存储容量需要17根数据线，故用A16进行模 块选择。 节 49 5.3 只读存储器（ROM） 掩模ROM 一次性可写ROM 可读写ROM 分 类 EPROM（紫外线擦除） E2PROM（电擦除） 根据制造工艺不同，可分为ROM、PROM、 EPROM、E2PROM等几类。 50 一、EPROM 是一种可擦除的可编程只读存储器，用紫外 线擦除芯片内的数据。用专用编程器写入程序或 数据。 EPROM2764芯片是一个8K8bit的EPROM芯 片。它共有28条引出线，包括13根地址线、8根数 据线以及4根控制信号线。 51 128 2 3 4 5 6 7 8 9 10 11 12 13 14 27 26 25 24 23 22 21 20 19 18 17 16 15 VPP A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D7 D6 D5 D4 D3 PG MN C A8 A9 A11 OE A10 CE +5V 2764 A0Al2-13根地址信号 线，地址信号编码最大为 213，即 8192（8K）个。 D0D7-8根数据线。 CE-片选信号线。 OE-输出允许信号。 VPP为编程电压输入端，当对存储器进行编程时，根 据要求接电压12.5v、15v或21v。当对存储器进行读 操作时，接高电平。 PGM为编程脉冲输入端，当进行编程时，为脉冲输 入端。当对存储器进行读操作时，接高电平。 52 2764芯片的地址范围为70000H - 71FFFH。 D0D7 OE CE VPP PGM GND D0D7 A0 A12 A1 A12 A1 A0 C +5V A14 A13 1 B A G2A G1 G2B C Y0 LS138 & A15 A19 A18 A17 A16 MEMR 0 1 1 1 MEMR 图5-28 EPROM2764与8088总线的连接图 2764 VCC 53 常用EPROM有 2716（2K*8）、2732（4K*8）、 2764（8K*8）、27128（16K*8）、27256 （32K*8）、27512（64K*8）、27010、27020、 27040等。 上述存储器容量不同，芯片管脚数可能不同。 但主要区别在地址线的数目不同，其他控制信 号一样。 54 132 2 3 4 5 6 7 8 9 10 11 12 13 14 31 30 27 26 25 24 23 22 21 20 19 18 17 VPP A16 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D7 D6 D5 D4 D3 A18 A17 A8 A9 A11 G A10 E +5V 27C040 15 16 A12 A15 29 28 A14 A13 55 二、E2PROM l可在线编程写入 l掉电后内容不丢失 l电可擦除 E2PROM芯片98C64A 128 2 3 4 5 6 7 8 9 10 11 12 13 14 27 26 25 24 23 22 21 20 19 18 17 16 15 READY/BU SY A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND D7 D6 D5 D4 D3 WE N C A8 A9 A 11 OE A10 CE VCC 98C64A l8K8bit芯片 l13根地址线（A0 A12） l8位数据线（D0 D7） l输出允许信号（OE） l写允许信号（WE） l片选信号（CE） l状态输出端（READY/BUSY） 56 工作方式 字节写入 ： 每一次写入一个字节 自动页写入：每一次写入一页 （1 32字节） 字节擦除：一次擦除一个字节（写入FF） 片擦除：一次擦除整片 1、数据读出： 2、编程写入 3、擦除 CE=0，OE=0，WE=1时，数据读出。 57 OE CE D0D7 A0 A12 MEMR MEMW D0D7 A0 A12 WE READY/BUSY +5V 接口地址 图5-33 98C64A与系统的连接 l例：将一片98C64A接到系统 总线上，使其地址范围在3E000H 3FFFFH之间，编程将芯片的 所有存储单元写入66H。 l 只有当READY/BUSY引脚为 高电平时，才可以进行写操作，写 入时间为510mS，此时 READY/BUSY为低电平。写入结束 后， READY/BUSY置为高电平， 才可以进行下一次写操作。 A19 A18 A17 A16 A15 A14 A13 & & 1 1 D0 58 程序1：延时等待 START：MOV AX，3E00H MOV DS，AX MOV SI，0000H MOV CX，2000H AGAIN：MOV AL，66H MOV SI，AL CALL DELAY15MS ；调延时子程序 INC SI LOOP AGAIN HLT 程序2：查询状态 START：MOV AX，3E00H MOV DS，AX MOV SI，0000H MOV CX，2000H AGAIN：MOV DX，2E0H WAIT： IN AL，DX TEST AL，01H JZ WAIT MOV SI，AL INC SI LOOP AGAIN HLT 59 三、闪存 l通过向内部控制寄存器写入命令的方法来控制 芯片的工作方式。 数据读出 编程写入： 擦 除 读单元内容 读内部状态寄存器内容 读芯片的厂家及器件标记 数据写入，写软件保护 字节擦除，块擦除，片擦除 擦除挂起 60 1、地址线的连接(地址线数目取决于芯片的容量) 2、数据线的连接(数据线的数目取决于芯片的位数） 3、控制信号的连接(读、写、片选信号) ROM只连/RD,RAM连/RD和/WR（最小模式读写信号由 CPU产生，最大模式由8288产生），片选信号由译码电路 产生（含IO/M信号）。 4、CPU与存储器连接注意的问题 (1) CPU总线的负载能力 (2) CPU的时序与存储器存取速度的配合 (3) 译码电路设计（地址分配和片选） (4) 位扩展、字扩展、位字扩展 四、存储器与CPU的连接 61 RAM地址： 3E000H 3FFFFH ROM地址： 3C000H 3DFFFH D0D7 A0 OE A12 VCC CE VPP PGM GND A1 D0D7 A12 A1 A0 MEMR C +5V EPROM2764 8088系统 BUS CS2 OE D0D7 A0 A12 MEMR MEMW D0D 7 SRAM6264 A0 A12 WE CS1 A19 A18 A17 A16 A15 A14 A13 & B +5 V A G2B G1 G2A C 1 & Y7 Y6 74LS138 62 8088最小模式下的原理图 8284A 地址总线（20根） READY RESET ALE A19 A8 AD7AD0 地址 锁存储器 8282 （三片） DEN DT/R IO/M WR RD HOLD HLDA INTR INTA CLK 收发器 8286 （一片） 数据总线（8根） 控制总线 READY RESET 8088 MN/MX +5V A0 A19 D0 D7 存 储 器 系 统 63 译 码 电 路 ROM RAM 地址总线A0 A19 低部分 数据总线 D0 D7 IO/M 地址总线A0 A19 高部分 读写信号 RD、WR 64 应用举例： 使用8088 CPU最小系统提供的地址、数据、控制总线 信号设计其存储器系统。要求为： 1、SRAM存储器为6264，能够存储中断向量。 2、ROM为2764，在上电或复位后系统能够自动启动。 分析：1、最小系统提供的三总线信号为A0A19、D0D7 、 RD、WR、IO/M等。 2、6264为8K*8存储器，由于要存储中断向量，依此可 推出其地址应从00000H开始，即范围是： 00000H 01FFFH 3、2764为8K*8存储器，由于上电或复位后系统自动启 动地址为FFFF0H开始，依此可推出其范围是： FE000H FFFFFH 65 A0A12 D0 D7 OEWE RDWR CS1 CS2 +5V 6264 00000H 01FFFH： 0000 000 0 0000 0000 0000 0000 000 1 1111 1111 1111 A19 A16 A15 A 13 A12 A11 A0 A19 A13 或 IO/M 注意IO/M的使用 66 FE000H FFFFFH： 1111 111 0 0000 0000 0000 1111 111 1 1111 1111 1111 A19 A16 A15 A 13 A12 A11 A0 注意IO/M的使用 A0A12 D0 D7 OE RD CE VCC +5V 2764 VPP PGM A19 A13 与 非 门 IO/M 节 67 5.4 高速缓冲存储器 一、CPU与普通内存之间速度的差异 普通内存的工作频率远低于CPU的工作频率。如PIII 主频为733MHZ的CPU，执行一条指令需要时间 1.35ns，而相配的SDRAM为7ns。 二、解决速度差异、提高计算机性能的办法 在基本周期中插入总线等待周期，CPU效率低。 采用快速存储器，价格高。 在CPU与慢速的DRAM内存之间插入速度快、容 量较小的SRAM，即CACHE。 68 三、CACHE的工作原理 1、程序和数据访问的局部性 CPU主存 CACHE 程序：在一个