外文翻译--基于LabVIEW的先进仪器系统.doc

基于LabVIEW的先进仪器系统4.6 通用信号调理功能无论所使用的传感器或换能器是什么类型，适当的信号调节设备可以提高该系统的质量和性能。信号调理功能对所有类型的信号都非常有用，包括放大，滤波和隔离信号。4.6.1扩增不必要的噪音对基于PC的数据采集系统的测量精度是一场浩劫。信号调理放大电路，它适用于电脑机箱外，并靠近信号源的增益，可以提高测量的分辨率和有效地减少噪声的影响。一个放大器，不论位置是直接接在DAQ板卡或者是基于外部信号条件，都可以在ADC信号转换为数字值之前获得增益小信号。升压输入信号尽可能多的利用ADC的输入范围。然而，许多传感器产生的电压输出信号是毫伏甚至微伏的量级。这些低级的模拟信号可以直接在DAQ板卡放大，也可以从信号导线或电脑机箱内放大任何选择的噪音信号。当输入信号小到微伏，这个噪声会淹没了信号本身，就会导致无意义的数据。为减少对信号系统噪声影响的简单方法是对尽可能靠近源的信号进行放大，在可能会损坏信号的噪音进入导线或电脑机箱之前，提高模拟信号的电压高于噪音信号。例如，一个J型热电偶输出一个级别非常低的以50V/改变电压值的信号。4.6.2过滤和平均过滤器是用来屏蔽在一定频率范围内不必要的噪音。许多系统将展出来自源60Hz的周期性噪声等组件作为电源或动作。低通滤波器信号调理电路可以消除不需要的高频分量。但是，一定要慎重选择滤波器的带宽，这样信号的响应时间可以不受影响。尽管许多信号调节器包括低通噪声滤波器可以消除不必要的噪音，但还要采取另外的预防措施，即使用软件平均法去除额外的噪声。软件平均法是数字滤波获取读数简单而有效的方法；对于所需的每个数据点，数据采集系统采集和平均多个电压读数。例如，一个常见的方法是获取100点，为每个需要的测量量取平均值。4.6.3隔离数据采集系统的接地不当是测量问题和损坏DAQ板卡最常见的原因。隔离信号调节器可以通过将信号从源到测量设备通过没有电或物理连接来防止这些大部分问题。隔离中断接地环路，屏蔽高共模电压，并保护昂贵的数据采集仪器。对于电路隔离的常用方法包括使用光学，磁或容性隔离器。磁性和电容隔离调制信号将电压转换成频率。频率没有直接的物理连接传输，在不被转换为电压值之前，可以跨越一个变压器或电容器。该电压被称为普通电压。如果使用一个单端测量系统，如图4.27所示，测得的电压包括从所需信号，VS，以及来自额外的接地电流系统中的共模电压VG。如果一个数据采集板卡在具有差动输入的情况下，可屏蔽一些典型地高达12V的共模电压。然而，更大的地电位差，或接地回路，会损害未受保护的数据采集设备。4.6.4复用信号调理器配备信号多路复用器，可以有效地扩大输入/输出（I/ O）的插入式DAQ板卡的能力。典型的插入式DAQ板卡有8-16个模拟输入和8-24的数字I / O线。外部多路复用器可以增加插件板上的I / O容量为数百甚至上千个频道。模拟输入多路复用器采用固态继电器或开关顺序切换，或扫描。多路模拟输入信号送到数据采集板卡的通道。4.6.5数字信号调理数字信号需要信号调理的外围设备直接与DAQ板卡连接信号。但在研究和工业环境中直接连接不是一个很好的做法，因为大的电压尖峰或大共模电压存在的可能性，DAQ板卡没有某种类型的隔离数字信号。有些信号调理模块和电路板光学隔离数字量I/ O信号，以消除这些问题。数字I/ O信号可以控制机电或固态继电器切换负载，如螺线管，照明灯，电动机，等等。固态继电器也可以用来检测高电压场信号，并将其转换成数字信号。4.6.6脉冲操作单个脉冲可以被用于样品的可变电容器，例如在微型计算机等读出脉冲，或可以用于脉冲串。这种方法可以用于更简单的电子设备，但将有较高的噪音。4.6.7基于PC数据采集系统的信号调理系统在本节讨论的信号调理功能是在产品中实现不同类型信号的调理。这些产品涵盖了非常广泛的价值和能力。例如，美国国家仪器公司的SC-207X系列终端板使用了热电偶温度传感器与易于除去电流测量电阻的丝印组件位置的实验布线区，简单的电阻 - 电容（RC）滤波器和其它的信号调理电路。信号调理的5B系列I / O模块针对特定类型的传感器或信号。多达16个I/ O模块可以安装在背板，并直接将模块连接到插入式DAQ板卡。对于外部信号复用，AMUX-64T模拟多路复用器板扩展I / O多功能板卡的模拟输入功能多达256个通道。AMUX-64T还包括一个温度传感器和com-分量的位置。SCXI产品线结合复用模块的信号调节的灵活性，可扩展性，构成是一个信号调节系统。4.6.8 SCXI信号调理在LabVIEW中，信号调理扩展仪器（SCXI）是一个信号调理和前端插入式DAQ板卡仪器。SCXI系统包含的SCXI机箱容纳一个或复用多个信号调理模块，放大，隔离，条件模拟和数字信号。该SCXI系统将调理后的信号通过一个单一的插入式DAQ板直接采集到PC。各种SCXI模块有不同的信号调理功能。例如，SCXI-1120模块是一个8通道隔离放大器模块。每个输入通道包括隔离放大器，最高可达2,000的增益和低通滤波器可配置为4赫兹或10kHz时的增益。SCXI-1121模块是一个四通道隔离放大器模块，也有四个通道激励。用户可以为电压或电流设定每个激励通道。该模块还包括完成应变计测量半桥电路。对于SCXI模块接线端子包括热电偶温度传感器冷端补偿。信号调理连接器（SCC）系列是一个模块化便携式信号调理系统。SCC包括单通道和双通道信号调理模块，内置信号连接器。例如，SCC-TC02提供了放大，滤波，冷端补偿和一个方便的迷你热电偶输入插头连接器。SCC模块的任意组合可以安装到一个SCC的载体或背板，如SC-2345。SC-2345最多可容纳18个SCC模块和电缆直接接到E系列DAQ板卡或模块。信号调理是一个完整的基于PC的数据采集系统的重要组成部分。连接信号调理的传感器有许多功能，如热电偶，RTD，应变计和电流输出设备到基于PC的DAQ板卡。对于因功能，如放大，隔离和滤波的任何类型的测量中使用的传感器，信号调节提高了测量的准确度，有效性和安全性。NI的SCXI产品线可以提供信号调理和仪器前端所需的基于PC的数据采集系统。4.7模拟到数字控制器如果传感器设备本身是数字的，那连接数字电路来感应设备很简单。由于其信号的开/关性质，开关，继电器，以及编码器很容易地与门电路连接。然而，涉及到模拟设备时，接口变得复杂得多。以电子设备将许多模拟信号转换成数字（二进制），有些结构是必要的，并且反之亦然。一个模拟-数字转换器，或ADC，执行前一个任务的同时数字-模拟转换器，或DAC，执行后者。一个ADC输入一个模拟电信号，例如电压或电流，并输出一个二进制数。以方框图的形式，它可以表示为如图4.28所示。4.7.1了解积分型ADC积分型ADC提供高分辨率的A / D转换，具有良好的噪声抑制。这些ADC非常适用于数字化的低带宽信号，并应用在如数字万用表和仪表盘的使用。它们通常包括液晶显示或LED驱动器，可单独应用无微控制器的主机。以下部分说明集成ADC的工作方式。讨论包括单，双和多斜率转换。此外，还会深入讨论分析整合结构。最后，对其他ADC结构的比较，将有助于对集成ADC的理解和选择。集成的模拟-数字转换器（ADC）提供高分辨率，并能提供良好的线路频率和噪声抑制。在开始就无处不在的7106，这些转换已经存在了相当长的一段时间。积分体系结构提供了一种新颖和简单的方法，以一个低带宽的模拟信号变换成它的数字表示。这些类型的转换器通常包括内置驱动LCD或LED显示器，并发现被应用在许多便携式仪器，包括数字面板表及数字万用表。单斜率ADC结构积分ADC最简单的形式采用单斜率结构（图4.31a，b所示）。这里，一个未知的输入电压被集成，其值与已知的参考值进行比较。积分器跳闸比较器需要的时间与未知电压（VINT/ VIN）成正比。在这种情况下，已知的基准电压必须是稳定的和精确的，以保证测量的精度。这种方法的一个缺点是，精度也依赖于积分器的R和C值的公差。因此，在生产环境中，每个组件的值略有差异就会改变转换结果并且非常难以实现测量的可重复性。为了克服这个敏感的元件值，使用双斜率积分体系结构。双斜率ADC结构双斜率ADC（DS-ADC）以固定的时间量（TINT）集成了一个未知的输入电压（VIN），然后使用一个已知的参考电压（VREF）“瓦解”（TDEINT）可变的时间量（如图4.29）。这种结构相对与单斜率的主要优点是，最终的转换结果是不敏感的元件值误差。也就是说，在积分周期内，由该组件值引入的任何误差在反积分阶段将被消除了。方程形式为：从这个等式中，可以发现，反积分时间正比于VIN / VREF之比。双斜率转换器的完整电路图如图4.30所示。例如，为获得10位分辨率，对1024（210）个时钟周期进行整合，然后分解为1024个时钟周期（给最多两个210个周期的转换）。对于更高的分辨率，增加时钟周期数。这种实现转换时间和分辨率之间的折衷是固有的。改变一个给定的分辨率以加快转换时间为中度电路这是可能的。不幸的是，所有转移部分精度的改进都是用来匹配的，外部元件，电荷注入等。换句话说，所有的高速化技术，有较大的误差预算。即使在图4.1的简单转换，也有很多潜在的误差来源要考虑，如电源抑制（PSR），共模抑制（CMR），有限增益，过电压的担忧，集成器饱和，比较器的速度，比较振荡，“翻转”，介质吸收，电容的漏电流，寄生电容，电荷注入等。多斜率积分ADC为双斜率建筑的分辨率的正常上限误差是基于比较器的速度。对于一个20位转换器（部分约1百万分之一）和一个1MHz时钟，转换时间将大约2秒。看到的误差比较斜坡率约2V/106被划分为1s。这大约为2V/s。有了这样一个小的压摆率，误差比较将集成了相当数量远远超出其触发点。这种过冲（在积分器输出端测量）被称为“残基”，这蛮力的方法是不可能实现一个20位的转换器的。其它的ADC结构本节的重点是集成ADC与一个连续的近似寄存器（SAR）和-型ADC。闪速和流水线ADC结构将被忽略，因为它们很少（如果有的话）对较慢的速度整合结构竞争。连续与近似寄存器ADC无论是SAR和整合的结构与低带宽信号的正常工作。该SAR ADC具有更大的带宽范围，因为他们可以容易的将信号转换速度控制在低MHz范围内，而整合结构是有限的，大约100个样本/s。这两种体系结构具有低功耗的特点。自SAR ADC在转换之间可以被关闭，有效的功率消耗类似于集成ADC（第一顺序）。两个转换器之间最大的区别是共模抑制和所需的外部元件数量。因为用户设置了积分时间，不想要的频率，比如50Hz或60Hz，可以有效地去除。此外，SAR ADC整合以来，基本上是用平均的方法，该集成ADC通常具有更好的噪声性能。具有代码边缘噪声和转换杂散噪声的SAR ADC将比集成的ADC对SAR ADC有更加不利的影响。积分ADC可以轻易转换低电平信号。由于积分器的斜坡是由集成电阻的值设置，匹配输入信号范围的ADC是相当容易的。大多数SAR在ADC输入时会预期一个大信号。因此，对于小信号（即毫伏），前端信号调节电路是必需的。集成ADC需要比SAR更多的外部元件。SAR通常需要一对旁路电容。集成ADC需要一个良好的整合和参考电容，也是一个低漂移集成电阻。此外，参考电压通常是一个非标准的值（如100或409.6mV），所以经常使用参考电压分压器电路。与ADC-ADC使用过采样，得到非常高的分辨率。它还允许输入带宽在低MHz范围。像集成ADC，这种结构具有优异的线路抑制。它也提供了一个非常低功耗的解决方案，它允许低电平信号被转换。与集成ADC不同的是，-不需要任何外部元件。此外，由于其是数字结构，它无需微调或校正。由于过采样性质，而-包括一个数字滤波器的事实，不经常需要在前端用一个抗混叠滤波器。-转换器的分辨率一般都在16位到24位，可同时集成针对12位至16位范围的ADC。由于其简单的结构和它的成熟，集成ADC相当便宜尤其是在12位的水平。然而，在16位，-还提供了一种低成本的解决方案4.7.2了解SAR ADC逐次逼近寄存器（SAR）模拟 - 数字转换器（ADC ）代表大多数ADC市场中高解析度的ADC。SAR ADC提供了高达5MSPS （每秒百万次采样）的采样率，分辨率从8到18位。SAR结构允许高性能，低功耗的ADC，被打包为小尺寸当今要求苛刻的应用程序。它还提供了SAR ADC ，电容DAC ，也是高速比较器的心脏。最后，本文将对比SAR结构，通道及闪速ADC。在低于5MSPS采样率的中到高分辨率应用程序的结构中，SAR ADC是常见的选择。SAR ADC的最常用的分辨率范围从8至16位，并提供低功耗和小尺寸。这种组合使得它们非常适合广泛的应用，如便携式/电池供电仪表，笔输入量化器，工业控制和数据/信号采集。正如其名称所暗示的，SAR ADC，基本上实现了二进制搜索算法。因此，由于逐次逼近算法ADC的采样率是这个数字的一小部分，内部电路可以在几个兆赫（MHz）时被执行。体系结构虽然实现了很多变化的SAR ADC，但是基本结构非常简单（如图4.32）。模拟输入电压（VIN）保持在一个采样/保持。为实现二进制搜索算法，N位寄存器首先设置为中等规模（即100.00，其中MSB被设置为“1”）。这迫使DAC输出（VDAC）为VREF / 2，其中VREF是提供给ADC的参考电压。然后进行比较，以确定VIN是否小于或大于VDAC。如果VIN大于VDAC，比较器输出为逻辑高或“1”，N位寄存器的MSB保持为“1”。反之，如果VIN小于VDAC，比较器输出是逻辑低和该寄存器的最高位被清为逻辑“0”。SAR控制逻辑移至下一位，进行下一次比较。按顺序直到LSB。完成此操作后转换完成，将N比特数字字保存在寄存器内。Y轴（图4.33中的粗线）表示DAC的输出电压。在该示例中，第一比较结果表明VIN VDAC，位2保持为“1”。然后DAC设置为01102，然后执行第三比较。位1被置为“0”，并在DAC被设置到01012后，执行最终比较。最后，因为VIN VDAC，位0保持为“1”。四个比较期间都需要4位ADC。一般来说，一个N位SAR ADC将需要N个比较周期，直到当前的比较是完整的，否则将不准备下一次转换，。因此，这些类型的ADC是功率和节约的。一些市场上现有的最小ADC是基于SAR结构的。MAX1115-MAX1118系列是8位ADC，以及他们更高分辨率的同行中，MAX1086和MAX1286的（分别为10和12位），适合在微小的SOT23封装3mm测量3毫米。SAR型ADC的另一个特点是，采样率的功耗尺度，不像闪速或流水线型ADC，它通常有恒定的功率消耗与采样率。这在低功率应用或数据采集应用中以不连续信号作为PDA的数字转换器的情况下尤其有用。SAR ADC，与其他的ADC结构本节比较了SAR ADC，内置流水线ADC，快闪ADC和-型ADC。SAR ADC与流水线结构流水线ADC采用并联结构，其中每个阶段在一至数位（连续样本内）同时进行工作。内在的并行性增加吞吐量，但以功耗和延迟为代价。延迟在这种情况下，被定义为由ADC获得模拟样本的时间与在该数字数据输出时间之间的差值。例如，一个5级流水线ADC的延迟至少有5个时钟周期，而一个SAR的延迟仅有一个时钟周期。请注意，延迟定义仅适用于ADC，而不是SAR，它运行在许多倍的频率。流水线型ADC经常有数字误差校正逻辑，在每个流水线阶段用来减少闪速ADC（即比较器）的精度要求。另一方面，SAR ADC需要比较准确的整体系统。一个流水线ADC比同等SAR通常显著占用更多的硅片面积。例如一个SAR，拥有超过12位精度的流水线ADC，通常需要某种形式的微调或校准。SAR ADC与Flash闪速ADC是由一个大的比较器，每个由宽带的，低增益的前置放大器（s）组成，后跟一个锁存器。该前置放大器只需要提供增益，但不必是线性的或准确的，就是，只有比较器的触发点必须是准确的。其结果是，一个闪速ADC是最快的可用结构。初级权衡速度是显著更低的功耗和更小的外形。虽然极快的8位闪速ADC（或它们的折叠/内插变形），采样率高达1.5G/秒（如MAX104/MAX106/MAX108），但很难找到一个10位闪存，而12位（及以上）闪速ADC不是商业上可行的产品。这完全是因为在一瞬间分辨率每增加一点比较器的数目上升了2倍，并在同一时间，每个比较器必须是准确的两倍。然而，在一个SAR ADC中，更高的分辨率需要更精确的零件，但复杂度不会成倍增加。当然，SAR ADC是不能够达到任何闪速ADC的速度的。SAR ADC 与-转换器传统的过采样/-型转换器，常用在数字音频应用，限制在大约22kHz的带宽。最近，一些高带宽-型转换器已经达到1-2MHz的带宽，有12-16位分辨率。这些通常是高阶-调制器（例如，四阶或更高）结合了多位ADC和多位反馈DAC。-转换器具有不需要特别微调或校准的先天优势，甚至达到1618位的分辨率。因为采样速率比有效带宽高得多，在模拟输入时他们也不需要陡降的抗混叠滤波器；后端数字滤波器考虑到这个。-转换器的过采样性质在模拟输入的任何系统噪声中也可能趋向于“平滑”。然而，解决-转换器进行转换的速度。需要采样多次（至少16倍甚至更多），以生成一个最终的样品，表明在-调制器内部的模拟元件操作上比最终数据速率快的多。数字抽取滤波器的设计也是一个挑战，需要消耗大量的硅片面积。最快的高分辨率-转换器，预期在不久的将来也不会显著高于几MHz的带宽。综上所述，SAR ADC的主要优点是低功率消耗，高分辨率和精度，和外形尺寸小。由于这些优点，SAR型ADC通常可以与其他较大的第二功能集成。SAR结构成为准确整体系统的主要限制是较低的采样率和构架块的要求（如DAC和比较器）。4.7.3了解闪速ADC闪速ADC，也被称为并行ADC，是对一个模拟信号转换为数字信号的最快方式。闪速ADC非常适合需要非常大的带宽的应用程序，但是，它们通常消耗比其它ADC结构更多的功率和一般仅限于8位分辨率。闪速ADC由级联的高速比较器构成。每个比较器代表至少一个显著位（LSB），并可以在一个比较周期来确定输出代码。闪速模拟 - 数字转换器，也被称为并行ADC，是对一个模拟信号转换为数字信号的最快方式。它们适用于需要非常大的频带宽度的应用程序。然而，闪速转换器消耗大量的功率，具有相对较低的分辨率，并且相当昂贵。这限制了他们对高频率的应用。例如包括数据采集，卫星通信，雷达处理，取样示波器，和高密度光盘驱动器。结构图4.34显示了一个典型的闪速ADC框图。对于一个“N”位转换器，该电路采用了2N-1个比较器。一个电阻分压器与2N电阻器提供参考电压。每个比较器的参考电压比紧接其下的比较器的基准电压大一个LSB。当它的模拟输入电压比施加到它的参考电压高时，每个比较器输出“1”。否则，比较器输出为“0”，因此，如果模拟输入是在Vx4和Vx5之间，比较器x1到 X4输出“1”，其余的比较器输出“0”。 其中代码改变从1到0变化的点对应的是输入信号比各自比较器的参考电压电平较小的点。这就是所谓的温度计码编码，如此命名是因为它类似一个水银温度计，其中水银柱总是上升到适当的温度和无汞的含量高于该温度。解读温度计代码，以适当的数字代码输出。比较器是典型的宽带低增益级级联。它们是低增益，因为在高频率下，很难同时获得宽的带宽和高增益。它们被设计用于低电压的偏移，使得输入各比较器的偏移量是比ADC的小一个LSB。否则，比较器的偏移量可能会误跳闸，产生不代表温度计代码数字输出代码。在每个比较器输出一个再生锁存器存储结果。闩锁具有正反馈，从而使端状态被强制为任一“1”或“0”。闪速代码通常情况下，比较器的输出将是一个温度计代码，如00011111。错误可能会导致像00010111（即，有一个伪零的结果）输出。此顺序为“0”的被称为闪速。这可能是由不稳定完整输入或比较时序不匹配引起的。该误差的幅值可以是相当大的。现代的转换器，如MAX104采用一种输入跟踪和保持，连同前面ADC抑制闪速码的编码技术。元稳定性当数字比较器的输出是模糊的（既不是一，也不是零），输出被定义为亚稳态。元稳定性可以通过减少允许更多的时间进行再生。格雷码编码也可以大大提高元稳定性。格雷码编码只允许一个输出位改变的时间。比较器输出首先被转换为格雷码编码，如果需要的话然后解码后为二进制。当一元稳定的输出驱动两个不同的电路时，另一个问题会出现。这就是可能一个电路需要输入“1”，而其他电路认为这是一个“0”，这会造成重大的错误。为了避免这种情况，应该仅一个电路感应电位的输出。输入信号频率依赖性在所有比较器之前的输入信号的变化已经完成了他们的取决时，ADC的性能将受到不利影响。最严重的影响是一个陡降的信号噪声比加上失真比（SINAD）作为频率的模拟输入频率的增加。测量无杂散动态范围（SFDR）是观察转换器性能的好方法。“有效位”是实现输入频率的函数。这可以在ADC之前通过添加一个跟踪和保持（T/ H）电路加以改进。这有着显着的改善，尤其是当输入频率接近奈奎斯特频率，如图所示4.35（取自MAX104数据表）所示。在关闭的SFDR中部分没有跟踪和保持会显示显著下降。时钟抖动采样时钟有抖动时，信号-噪声比（SNR）会劣化。这对于高模拟输入频率变得明显。为了实现准确的结果，重要的是提供了ADC的低抖动，采样时钟源。结构权衡ADC可通过采用各种硬件结构实现。这些替代品之间的特等权衡是：完成转换需要时间（转换时间）。对于闪存转换器，转换时间实质上是分辨率改变。转换时间为SAR或流水线转换器近似线性地增加分辨率（如图4.34a）。对于集成ADC，每一点增加分辨率，转换时间增加一倍。部件匹配电路的要求。闪速ADC元件匹配通常限制分辨率约8位。校准和修整有时可用于改善芯片的匹配。每一点增加分辨率元件匹配的要求要增加一倍。逐次逼近或流水线转换器适用于闪存，而不是集成的转换器。对于集成转换器，元件匹配不会因为分辨率增加而产生重大的增加（如图4.34B）。模具尺寸，成本和功耗。对于闪存转换器，每一点增加的分辨率使ADC核心电路的尺寸几乎翻了一番。功率也增加了一倍。相反，SAR，流水线，或-ADC芯片尺寸会因增加的分辨率线性增加和一个集成转换器的核心芯片尺寸将不会因分辨率变化而有重大的增加（如图4.36）。芯片尺寸的增加成本也会随着增加。闪速与逐次逼近寄存器模数转换器SAR转换器，是单一的高速位。模拟输入与输出由预先设定的更新位的DAC相比，比较器在一个周期内要高一位。SAR这一系列性质限制了它的速度不超过几Msps，而闪速ADC的转换率每秒超过千兆（GSPS）。SAR转换器的分辨率可高达16位。这种装置的一个例子是MAX1132。闪速ADC通常限制在8比特。较慢的速度使SAR ADC是在功耗上也低得多。例如，MAX1106，8位SAR转换器，采用100A，3.3V与25ksps的转换率。该MAX104功耗5.25W。这在功耗方面比MAX1106高大约16,000倍，而且其最高采样速率也是其速度的40000倍。 SAR结构也更便宜。在1K量的MAX1106售价约为1.51美元，而MAX104在销售大约为398美元，闪速转换器的封装尺寸较大。除了较大的裸片尺寸，需要一个更大的包，包需要消耗大量的电力，需要很多的大头针以获得电源和接地信号完整性。该MAX104的封装尺寸比MAX1106大50倍以上。闪速与流水线型ADC流水线ADC采用并联结构，其中每个阶段同时作用于连续抽样一个到几个比特。这种提高速度是以功耗和延迟为代价。然而，每个流水线阶段比闪速部分慢得多。流水线ADC需要在DAC和级间放大器精确放大，并且这些阶段必须解决所需的线性度水平。与此相反，在快闪型ADC中，比较器只需要低的偏移，并能够解决其输入到一个数字电平（即，不存在所涉及的线性稳定时间）。然而，一些闪速转换器需要预放大器来驱动比较器。需要仔细地指定线性增益。流水线转换器分辨率能够达到8-14位，转换速度大约为100MSPS。流水线转换器的一个例子是MAX1449，为105MHz，10位ADC。对于给定的分辨率，相比同类分辨率闪速转换器，流水线ADC大约慢10倍。流水线转换器可能用于需要速率高达100MSPS左右，分辨率为10位及以上的采样ADC的最佳结构。高达10位，高于几百Msps的转换率的解决方案，闪速ADC占据主导地位。有趣的是，也有一些情况下，闪速ADC是隐藏为一个转换器的体系结构，以提高其速度。在这种情况下，例如，在MAX1200，它包括一个内部的5位快闪型ADC的16位流水线ADC。闪速与积分型ADC单路，双路和多斜率ADC可实现16位或更高的分辨率是相对便宜和消耗更少的功率。这些器件支持非常低的转换率，通常小于每秒几百个样本。大多数应用程序是在仪器仪表和工业市场监测直流信号。这种结构对-转换器来说具有竞争性。闪速与-ADC闪速ADC不同这种结构竞争，因为目前所能达到的转换率相差可达两个数量级。-结构适合于低得多的带宽，典型地在1MHz以下，应用程序的分辨率范围在12到16位。这些转换器在ADC中可以达到最高的分辨率。他们需要更简单的抗混叠滤波器（如需要），以限制波段转换之前的信号。他们转换速度的分辨率经过过采样，然后通过过滤，以减少噪音。然而，这些装置对多通道应用并非总是有效的。此体系结构可以通过使用采样数据过滤器（也称为调制器）或连续时间滤波器来实现。对于较高频率的转化率的连续时间结构在转换率为6-8位的低分辨率范围内速度达到在上百Msps是可能的。这种方法还处于早期研发阶段，并提供竞争在较低的转换率范围闪存的替代品。闪速ADC另一个有趣的用途是-电路内部存在的构造块，增加了ADC的转换速度。子区域ADC对于一个给定的分辨率，当需要更高分辨率的转换器或更小的芯片尺寸和功耗，多级转换被应用了。这种体系结构被称为一个子区域转换器。有时也被称为多步或半闪速转换器。这种结合的思想来自逐次逼近和闪存结构。子区域的ADC通过运行一个较低的分辨率闪速转换器降低被转换的比特为较小的基团。相比闪速转换器（图4.37）这种方法减少了比较器的数量，降低逻辑的复杂性。与闪存相比，结果是转换速度较慢。MAX153实现了具有8位，1Msps的ADC子范围结构。该电路采用的两步法。第一步，用一个4位转换器转换完成。创建A残基，其中4比特转换的结果转换回模拟信号（具有8位精度的DAC），并从输入信号中减去。该残基是由4位ADC再次转换和所述第一和第二遍的结果进行组合，以提供8位数字输出。4.7.4了解流水线型ADC本节介绍了流水线ADC的结构和运作。它讨论了流水线型ADC，如构建，延时，数字纠错，元件精度和数字校准的关键性能特征。该流水线ADC已经成为最流行的ADC结构，采样率从每秒数兆样本（MSPS）到100MSPS，由8位分辨率到更快的高达16位的分辨率。这类解决方案和采样率涵盖了广泛的应用，包括CCD成像，超声医疗成像，数字接收机，基站，数字视频（例如HDTV），xDSL，电缆调制解调器和快速以太网。低采样率的应用仍然是逐次逼近寄存器（SAR）的定义域和集成结构（以及最近的过采样/-型ADC），而最高取样率（几百MS每秒或更高），仍然使用闪速ADC及其变形。但是，它是安全地说，在最近几年各种形式的流水线ADC的速度，分辨率，动态性能大大提高，并且功耗降低。流水线ADC结构图4.38显示了一个12位流水线ADC一个可能的框图。在这里，模拟输入电压VIN首先取样，并用一个采样保持（SH）保持稳定，而在第一阶段的闪速ADC量化到3位。3位输出，然后输入到一个3位DAC（精确到大约12位），以及从输入中减去模拟输出。这个“残基”，然后获得了由4倍并送入下一阶段（阶段2 ） 。这样获得的残渣继续通过管道，提供每阶段3比特，直到达到4位快闪型ADC ，它解决了最后4LSB比特。因为从每个阶段中的位在不同的时间点是确定的，被馈送到数字纠错逻辑之前用移位寄存器对准所有相应于相同样品中位的进行时间。需要注意的是，只要某一个阶段完成处理的样品中，确定位，并通过将残余物到下一个阶段，它可以开始处理下一个样本，由于取样和保持嵌入在每个阶段内，这种流水线操作占了高吞吐量。潜在因为每个样品都有贯穿整个通道传播及其所有相关位可用于数字误差校正逻辑结合之前，数据延迟与流水线ADC的关联。在图4.39的例子中，这个等待时间大约是三个周期。数字误差校正最现代的流水线ADC的采用所谓的“数字误差校正”技术，来大大降低闪速ADC（因此单个比较器）精确度的要求。在图4.39，3位残基在求和节点的输出只有原始阶段输入端（VIN）动态范围的八分之一，然而在随后的增益只有4。因此，在阶段2中输入到阶段2的只占据了3位ADC一半的范围，（即，当在阶段1不存在前3位错误的转换）。当应用模拟输入接近这个比较器的触发点，如果比较器中的一个在前3位的闪速ADC具有显著偏移，因此一个错误的3位代码，不正确的3位DAC输出会导致产生不同的残基。言下之意是，在图4.39中整个ADC没有准确的闪速ADC。 事实上，在阶段一至四的3位闪速ADC只需要大约4位的精度。数字误差校正不会纠正在最后4位闪存转换造成的错误。然而，这里的任何错误是由前4位闪存大增益造成的，要求最后阶段只有超过4位才是准确的。在图4.39中，虽然每个阶段产生3位原始比特，因为级间增益为只有4，每个阶段（阶段一至四个）有效地解决仅2比特。因此整个ADC的比特的有效数量为2+2+2+2+4=12比特。元件精度数字误差校正确实在个别DAC和放大器的增益有不正确的增益或线性误差。特别是，在前端采样和容纳，DAC需要大约12位精度，而在后续阶段中的组件需要更少的精度（例如，阶段2为10位，阶段3为8位，等等），因为他们的误差项是由预割让间增益（次）分频。事实是常常利用通过使流水线阶段逐渐变小，以进一步节省功耗。在大多数流水线设计CMOS或Bi CMOS技术，SH，DAC，求和节点，以及增益放大器ADC时，实现一个单一的开关电容电路块通常被称为乘法DAC（MDAC）。主要的限制因素是MDAC精度与固有电容器不匹配。实现纯粹双极比较复杂，将主要受到电阻不匹配电流源DAC和级间增益放大器的影响。在一般情况下，大约12位的精度或更高时，某种形式的电容/电阻微调或数字校准是必需的，尤其是在你前第几个阶段。数字校准MAX1200，MAX1201和MAX1205型ADC，采样率分别为16位，14位和2位。MAX系列采用数字化校准，以确保其出色的精度和动态性能。MAX1200系列是CMOS流水线ADC，具有4个4位级（含1位重叠），并且具有一个5位闪速ADC，在图4.40中可以看出，一共有3+3+3+3+5=17个原始比特。按数字校准量化误差额外的1-3位都需要比ADC本身更高的精度，让无论是14位还是整体的16位都会被丢弃。在第三阶段的开始校准来自乘法数字-模拟转换器（MDAC）；超越第三阶段的MDAC误差项足够小，没有必要校正。第三级的输出由其余流水线ADC进行数字化，并将误差项保存在RAM上。一旦第三MDAC被校准后，它可以以类似的方式来校准第二MDAC。同样，一旦在第二和第三MDAC被校准，它们用来校准第一MDAC。均是使用同样的方法（尤其是在第一和第二MDAC），以保证校准是无噪声的。在正常转换时，这些误差项被从RAM中调出，用于调整数字误差校正逻辑输出。流水线ADC与SAR ADC在一个逐次逼近寄存器（SAR）ADC，位是由一个单一的高速，高精度点到点的比较器，从MSB下降到LSB，来决定的，位由模拟输入与输出由预先更新的DAC比较决定，并依次接近模拟输入。SAR这一系列性质限制了它的运行速度，不超过几MS /s，还是慢于非常高的分辨率（14-16位）。但是，流水线ADC，采用了并行结构，其中每个阶段同时工作于1个至数位（连续样本内）。虽然在SAR只有一个比较器，但是该比较器比较快（主频约为x比特数的采样率）和ADC本身也很精确。与此相反，没有一个流水线ADC内部的比较器需要这种速度和准确性。然而，一个流水线ADC比同等SAR通常显著需要最多的硅片面积。SAR也只显示一个周期（一个周期=1/F sample）的延迟，其他典型的通道大约在三个或以上的周期。就像一个通道，SAR一般超过12位的精度，通常需要某种形式的微调或校准。流水线ADC与Flash ADC尽管流水线ADC固有并行性，仍需要在DAC和级间增益放大器准确模拟放大，因而具有显著的线性稳定时间。纯粹闪速ADC，一方面，有比较器堆栈，其次是锁存每个宽带和低增益前置放大器。该前置放大器，不像流水线ADC的放大器，需要提供的增益甚至不必须是线性的或准确的，只有比较器的触发点必须是准确的。结论是，一个流水线ADC在速度上与精心设计的闪速ADC是无法比拟的。虽然极快的8位闪速ADC（或它们的折叠/内插变形），取样率高达1.5Gsps（例如，MAX104/MAX106/MAX108），但很难找到一个10位闪存，而12位（或以上）闪速ADC不是商业上可行的产品。这完全是因为为解决每一个额外的位比较器的数目在一瞬间上升到2倍，并在同一时间每个比较器必须是准确的两倍。然而，在传递中，分辨率一阶的复杂性只线性地增大，而不是指数增大。采样速率由两个通道和闪速获取，流水线ADC往往比闪速有低得多的功耗。一个通道也往往不容易达到比较器的元稳定。在一瞬间比较器元稳定可能会导致闪速代码错误（其中ADC提供不可预知的，不稳定的转换结果条件）。流水线ADC与-转换器ADC传统上，过采样/-型转换器的数字音频常用在有限的带宽，大约22kHz左右。但最近一些高带宽-型转换器已经达到1-2MHz的带宽与12-16位分辨率。这些通常是非常高阶（例如，四阶甚至更高）的-调制器，集成了多比特ADC和多位反馈DAC，其主要应用在ADSL。-转换器无需特殊修剪/校准的本质，甚至对1618位分辨率也同样有用。他们还要求抗混叠滤波器的模拟输入没有陡降，因为采样速率比有效带宽高得多;后端数字滤波器考虑到这个问题。-转换器的过采样特性在任何系统噪声模拟输入也趋于“平滑”。然而，-转换器进行转换的速度解决方法。需要采样多次（例如，至少16倍，但通常高得多），以生成一个最终的样品，在-调制器的内部的模拟元件操作比最终数据速率快得多。数字抽取滤波器也是平凡的设计和占用了大量硅片面积。预期在不久的将来最快的高分辨率-型转换器，带宽不会超过几兆赫。像流水线型ADC，-转换器还具有延时。半流水线ADC与半闪速ADC（二步法）两步闪速可以概括为两个阶段的传输。然而，随着位的数目上升（例如，12位或更高）与数字误差校正，每个阶段都需要纳入的6至7位闪速ADC。级间增益放大器也需要非常高的增益。因此，对于更高的分辨率，使用超过两个阶段是明智的。流水线ADC是从采样速率几MS每秒到高达100MS每秒精选的体系结构。转换器，提供高速，高分辨率和低功耗的同时，复合物比特数上升仅仅是线性的（不是指数）。他们应用广泛，特别是在数字通信领域，其中一个转换器的动态性能往往比传统的DC规格更重要，如微分非线性（DNL）和积分非线性（INL）。在大多数应用中他们的数据延迟是很少关注的。4.8数字 - 模拟控制DAC，一方面，输入一个二进制数，并输出一个模拟电压或电流信号。如图4.41以方框图的形式显示信息。尽管数码设备已经很普及，但是现实世界中信号通常由模拟信号表示。数字控制系统通过使用ADC将模拟信号转换为数字来处理现实世界的模拟信号。再使用DAC来转换回模拟信号。Maxim提供从8到16位完整产品线精度的DAC。找到一个能满足应用程序要求的DAC是很重要的。设计工程师选择一个DAC时，需要看参数，如线性度，分辨率，速度和准确度。尽管广泛使用数码电子，但是现实世界仍然是模拟的。结论是，需要在数字和模拟部分之间建立一个DAC系统。下面的讨论涵盖了应该选择DAC时必须考虑的重要参数，同时也突出了新设备提供的一些有趣的功能。现在大多数电子设备包括数字控制电路，模拟值仍然需要控制阀，扬声器，和其他致动器。从数字到模拟的转换通常是在专用的D / A转换器上来实现的。DAC可以从众多的选择中按照转换的要求和系统设置选择可用的标准电路。在选择的DAC中，第一步是确定所需的分辨率N，其中最大模拟输出等于2N个LSB。市场提供的DAC最大产品品种在指定的8-16位分辨率范围内（256-65,536步）。然而，没有给出准确的分辨率，因为其他误差源必须被考虑在内。下一个关心的参数是INL，其描述了DAC的传递函数的线性偏差。对于DAC的，每一步都要测量这种偏差（如图4.42A）。直线是实际传递函数或传递函数的终点之间画一条线（减去增益和失调误差后）的最佳逼近。虽然低成本的设备指定此参数高达16LSBs，它往往可以通过使用操作软件提高修正系数。对于高端的DAC，INL值比1LSB更好。DNL是实际台阶高度和理想LSB值之间的差异。DNL的目标值（1LSB）确保DAC是单调的。这意味着没有数据丢失，因为输出变化总是符合数字输入，它增加了数字增量响应，并降低了数字递减响应。图4.42b中依据传递函数定义DNL。在图4.42c中绘制了理想值实际输出的偏差。对于数模转换器，当数字输入是零时，偏移误差等于输出电压。对于所有的输入值这个偏差值保持恒定，并且通常可以通过校正电路来补偿。偏移误差通常指定为以毫伏的绝对值，而不是最低有效位。（最低有效位中的偏移误差取决于输出步骤的高度，这又取决于参考电压的电平。）可接受的偏移误差通常小于10mV。增益误差定义为减去偏移误差（图4.42d）后的理想最大输出电压与传递函数的实际的最大值之间的差。因为增益误差改变传递函数的斜率，每个步骤它都提供了相同的百分比误差。增益误差表示在最低有效位或毫伏，作为最大值的百分比。动态输出特性一个理想的DAC将在数字值被输入到输入端后立即输出其模拟输出。然而，实际的DAC，并处稳定时间是由输出驱动器的内部传播延迟和有限的压摆率决定的。稳定时间开始于一个转换的开始，当DAC输出稳定，并包括任何静态误差耦合到输出时，结束。虽然这是由DAC本身引起，但是由不正确的接地和电路板布局造成的影响将变得更加严重。数据接口以前，使用最广泛的数据接口是并行类型。一个简单的数据协议仍然提供了高速传输的优势。而另一方面，串行接口的低引脚数，需要更少的电路板空间，并且允许更小的封装。该SPI（串行外设接口）和及其相关类型，IC制造商和用户只需要更简单的处理，比2线I2C兼容接口有更大的市场份额。SPI是一个3线接口（数据输入，数据输出和时钟）也需要一个片选线的设备寻址。因为信号路径常常需要好的电隔离，3线接口提供的单向数据线成为又一个优点（单向线路的隔离是很容易用光电耦合器来实现）。新的DAC，如12位MAX5539和MAX5543集成在隔离封装内，从而简化了工业设备的模拟数据输出的设计。参考电压在很大程度上，DAC的特点是由它的参考电压定义，DAC的输出是否需要从外部施加。首先，如果输出信号是不通过额外的输出级放大，将参考电压（VREF）设置为DAC的最大输出电压。参考电压还限定在输入时响应于输出的变化1LSB过渡的电压阶跃。第一步设置其等于VREF/2N，其中N是DAC的分辨率。在一个恒定的温度，基准输出电压在它的初始精度指定的范围内变化。对于温度变化时，输出电压漂移对DAC的质量有着直接关系。表4.3显示，DAC在其参考电压需要最小的漂移。集成引用通常在100PPM/，因此合格的只能在有限的温度范围内。一个例外是12-/13-bit MAX5122/MAX5132，其集成的最大漂移精密基准指定为10ppm/（典型值为3ppm/）。当连接一个外部基准，我们不仅应考虑所需的电流和DAC的参考输入电压范围，也要考虑DAC的内部结构产生的任何动态影响。随着所施加的数字值的变化，参考输入电阻也随着改变。因此，选择的基准必须能够保证在每个载荷步的要求时间内，或添加电容器或运算放大器缓冲器。DAC，带有一个外部参考输入（如MAX5170）也可以操作乘法模式。一个可变电压（而不是一个常数1）被施加到参考输入端（如图4.43）。可变电压乘以调整后的数字输入值，并转移到输出端，产生一个精确的数字电位器的效果。此操作模式中，我们应该考虑DAC的带宽和电压范围，以及参考输入的动态特性;如在数字零通过从参考输入到输出的电压馈送。输出级DAC的输出级可以被设计为提供一个电压输出或电流输出，但更简单的电压输出有一个更大的市场份额。有些Maxim的设备提供的固定电压输出增益或一个不受约束的放大器作为选项，即所谓的“强制检测”输出。这种安排有助于通过两个外部电阻设置一个单独的增益（如图图4.44a）。力感应电压输出也有助于实现电流输出（图4.44b）MAX5120/MAX5170系列提供了一种特殊的启动功能叫作毛刺预防。如果没有这种功能，DAC输出简单地遵循在上电时的电源电压，直到集成电路开始工作。该操作会有3V的高脉冲破坏输出，这可能会导致下面的电路出现故障。MAX5120/MAX5170设备可以抑制这种脉冲。他们还提供一个上电复位，清除所有DAC寄存器。如需要双极性输出级，该复位可以在电压0V到一半的最大输出电压（中端）间调节。大多数新的设备由一个单极电源供电，但如果我们增加一个外部双极放大器和定义最大输出电压的中端为零，他们可以提供双极性输出信号。12位MAX530工作在双极性电源并直接提供双极性输出把电压。至于为DAC供电另一个考虑是可能发生闭锁，如果一个数字输入电压为0.3V，高于电源电压。特别地，上电或断电时数据信号不应该被应用到DAC输入端。防止这个问题，在图4.45中所示的肖特基二极管用于提供保护。总结在虚拟仪器数据采集设备包含三个主要阶段数据采集，数据处理，与数据操作。数据采集是通过使用各种设备，如数据采集，传感器，等等。对特征性质和这些工具的