[工学]exp5_王浩文_田媛_严建业.doc

EDA技术与应用实验报告姓名王浩文田媛严建业学号113200880200010113200880200009113200880200020专业年级08电子信息实验题目实验五 用状态机实现对ADC0809的采样控制电路实验目的学习用状态机实现对A/D转换器ADC0809的采样控制电路。实验原理ADC0809是CMOS的8位A/D转换芯片，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。转换时间约100us。由状态机可以控制ADC0809的ALE, START, OE, ADDA引脚，并根据ADC0809的输出引脚EOC进行数字信号的输出。最后，将采样转换后的数字信号显示在8段数码管的后两位静态管上。实验内容用状态机控制ADC0809芯片的采样和输出，并将其显示在7段数码管上，实现软件仿真和硬件仿真。实验步骤1. 熟悉整个实验的流程，熟悉ADC0809各引脚的作用；2. 完成VHDL程序的编写；3. 软件仿真；4. 锁定引脚，下载到开发板上进行硬件仿真。实验结果及分析状态机实现了对ADC0809的采样控制，数码管上能够按照采样转换的结构进行顺利的显示，完成了实验所要求达到的水平。实验过程中所遇到的问题及相应的解决方法 问题：两位数码管显示的是乱码而不是16进制数 原因：输出段码时顺序反了 解决方法：将输出段码的顺序由“13 downto 0”改为“0 to 13”附录（原理图或VHDL代码）图一：采样机结构图（见教材177页图7-5）图二：VHDL代码LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; use ieee.std_logic_unsigned.all; ENTITY adcint IS -AD0809 PORT ( D :IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK,EOC : IN STD_LOGIC; -状态机时钟CLK，AD0809工作状态信号EOC LOCK0 : OUT STD_LOGIC; -内部锁存信号LOCK的测试信号 ALE,START,OE : OUT STD_LOGIC; -AD0809控制信号outa : out std_logic_vector ( 0 to 13 );add : out std_logic_vector ( 2 downto 0) ); END ; ARCHITECTURE behav OF adcint IS -AD0809 TYPE states IS (st0, st1, st2, st3,st4); SIGNAL current_state, next_state: states :=st0 ; SIGNAL REGL : STD_LOGIC_VECTOR(7 DOWNTO 0); SIGNAL LOCK : STD_LOGIC;signal fp : std_logic_vector ( 9 downto 0 ) ;signal f : std_logic ; - BEGIN ADD = 000 ; LOCK0 ALE=0; START=0;LOCK=0;OE=0; next_state ALE=1; START=1;LOCK=0;OE=0; next_state ALE=0; START=0;LOCK=0;OE=0; IF (EOC= 1) THEN next_state = st3; -转换结束 ELSE next_state ALE=0; START=0;LOCK=0;OE=1; next_state ALE=0; START=0;LOCK=1;OE=1; next_state next_state = st0; END CASE ; END PROCESS COM ; PROCESS (CLK) -分频 BEGIN IF ( CLKEVENT AND CLK=1) THENif fp = 50 thenfp = 0000000000 ;f = not f ;elsefp = fp +1 ;end if ; END IF;END PROCESS ; process ( f )beginif ( fevent and f = 1 ) thencurrent_state = next_state ;end if ;end process ;LATCH1 : PROCESS (LOCK) -数据锁存器进程 BEGIN IF LOCK=1 AND LOCKEVENT THEN REGL = D ; END IF;END PROCESS ; -在LOCK的上升沿将转换好的数据锁入with REGL ( 3 downto 0 ) selectouta ( 0 to 6 ) = 0110000 when 0001,1101101 when 0010,1111001 when 0011,0110011 when 0100,1011011 when 0101,1011111 when 0110,1110000 when 0111,1111111 when 1000,1111011 when 1001,1110111 when 1010,0011111 when 1011,1001110 when 1100,0111101 when 1101,1001111 when 1110,1000111 when 1111,1111110 when others ;with REGL ( 7 downto 4 ) selectouta ( 7 to 13 ) = 0110000 when 0001,1101101 when 0010,1111001 when 0011,0110011 when 0100,1011011 when 0101,1011111 when 0110,1110000 when 0111,1111111 when 1000,1111011 when 1001,1110111 when 10