基于I2C总线的数据采集系统自动化专业毕业设计毕业论文.docVIP

西安邮电学院西安邮电学院 毕毕 业业 设设 计（论计（论 文）文） 题 目：基于 I2C 总线的数据采集系统 院 （系）： 自动化 专 业： 自动化 班 级： 自动 0702 班 学生姓名： 任杰 导师姓名： 周生祥 职称： 副教授 起止时间：2011 年 03 月 14 日 至 2011 年 06 月 19 日 基于 I2C 总线的数据采集系统 2 西西 安安 邮邮 电电 学学 院院 毕业设计毕业设计( (论文论文) )任务书任务书 学生姓名学生姓名：任杰：任杰 指导教师指导教师：周生祥：周生祥职称职称：副教授：副教授 系别系别：自动化学院：自动化学院专业专业：自动化：自动化 题目题目 ：基于：基于 I2CI2C 总线的数据采集系统总线的数据采集系统 任务与要求任务与要求 了解 I2C 总线的协议及规范，编写其控制模块。并对编写的模块进行仿真, 仿真无误后，进行硬件的焊接，完成 I2C 总线的数据采集。 开始日期开始日期2010 年年 3 月月 14 日日完成日期完成日期2010 年年 6 月月 19 日日 系主任系主任(签字签字)年年月月日日 基于 I2C 总线的数据采集系统 3 西西 安安 邮邮 电电 学学 院院 毕毕 业业 设设 计计 (论文论文) 工工 作作 计计 划划 学生姓名学生姓名_任杰任杰 _指导教师指导教师_周生祥周生祥_职称职称_ _副教授副教授_ 系别系别_ _ _自动化学院自动化学院 _ _专业专业_ _自动化自动化_ _ 题目题目_ _ 基于基于 I2CI2C 总线的数据采集系统总线的数据采集系统 _ _ _ 工作进程：工作进程： 2011.3.142011.3.20 了解编写此课题的背景知识，具体细节，明 确所涉及的内容，确立毕业设计的题目； 2011.3.302011.4.13 学习有关 I2C 协议的相关知识，包括 I2C 的，I2C 协议及规范，和硬件模块的设计； 2011.4.142011.4.20 规划设计方案，学习相关 EDA 工具的使用方 法包括 Proteus 等； 2011.4.212011.5.18 编写硬件代码、仿真，综合； 2011.5.192011.6.1 形成毕业设计论文，请指导老师评改，改进 并加以整合，完成设计； 2011.6.42011.6. 19 书写毕业设计论文、整理，准备 PPT，答辩。 起 止 时 间 工 作 内 容 基于 I2C 总线的数据采集系统 4 硬件描述语言相关书籍 相关 EDA 软件的参考资料 keil 开发板一套 计算机一台，相关 EDA 软件。 论文(设计)过程中教师的指导安排 1、提交开题报告，叙述对毕业论文任务书的理解和完成计划； 2、上报毕业论文和完成步骤和情况； 3、完成余下的工作计划，预计困难，对应的措施； 4、按要求上交设计成果与论文，进行相应的答辩 主要参考书目(资料) 主要仪器设备及材料 对计划的说明 无 基于 I2C 总线的数据采集系统 5 西安邮电学院 毕业设计(论文)开题报告 自动化 院（系）自动化 专业 07 级 02 班 课题名称：基 I2C 总线的数据采集系统 学生姓名： 任杰 学号：06071043 指导教师： 周生祥 报告日期： 2011-3-30 基于 I2C 总线的数据采集系统 6 1本课题所涉及的问题及应用现状综述 1.1 课题所涉及的问题 I2C 总线是一种具有自动寻址，高低速设备同步和仲裁等功能的高性能串行总线。 能够实现完善的全双工数据传输，是各种总线中的使用信号线数量最少的。I2C 总线只 有两根信号线：数据线 SDA 和时钟线 SCL。所有进入 I2C 总线系统中的设备都带有 I2C 总线借口，符合 I2C 总线电气规范的特性，只需将 I2C 总线上所有的节点的串行数 据线 SDA 和时钟线 SCL 分别与总线的 SDA 和 SCL 先连即可。各节点供电可以不同， 但需共地，另外 SDA 和 SCL 需要分别接上拉电阻。当执行数据传送时，启动数据发送 并产生时钟信号的器件称为主器件；被寻址的任何器件都可看作从器件；发送数据到总 线上的器件称为发送器；从总线上接收数据的器件称为接收器。I2C 总线是多主机总线， 可以有两个或更多的能够控制总线的器件与总线连接；同时 I2C 总线还具有仲裁功能， 当一个以上的主器件同时试图控制总线时，只允许一个有效，从而保证数据不被破坏. I2C 总线的寻址采用纯软件的寻址方法，无需片选线的连接，这样就简少了总线数量。 主机在发送完启动信号后，立即发送寻址字节来寻址被控器件，并规定数据传送方向。 寻址字节由 7 位从机地址（D7D1）和 1 位方向位（D0，0/1，读/写）组成。 当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高 7 位地址与自己器 件的地址比较，若两者相同，则该器件认为被主机寻址，并根据读/写位确定是从发 送器还是从接收器。 I2C 总线句有多重主控能力，这就意味着可以允许多个作为主控器的电路模块（具有 I2C 总线接口的弹片机）去抢总线。因此挂接在 I2C 总线上的集成电路模块的发送器/接 收器可以根据不同的工作状态反为住控发送器，主控接受器，被控发送被控接收器。显 然，具有 I2C 总线接口的单片机可以工作在上述 4 种工作状态中的任一状态，而带有 I2C 总线接口的存储器 I2C 只有两根双向的信号线，一根是数据线 SDA，另一根是时钟线 SCL。所有连接 到 I2C 总线上器件的数据线都是接到 SDA 线上，各器件的时钟线均接到 SCL 线上。每个 连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机关系软件设定地址， 主机可以作为主机发送器或主机接收器。I2C 是一个真正的多主机总线，如果两个或更 多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏。串行的 8 位双 向数据传输位速率在标准模式下可达 100bit/s，快速模式下可达 400bit/s，高速模式 下可达 3.4Mbit/s。连接到相同总线的 IC 数量只受到总线的最大电容 400pF 限制。 I2C 总线位传输数据的有效性是指：SDA 线上的数据必须在时钟的高电平周期保持 稳定，数据线的高或低电平状态只有在 SCL 线的时钟信号是低电平时才能改变。起始和 终止条件是：SCL 线是高电平时，SDA 线从高电平向低电平切换，这个是起始条件，SCL 线是高电平时，SDA 线由低电平向高电平切换，这个是停止条件，起始和停止条件一般 有主机产生，总线在起始条件后被认为处于忙的状态，在停止条件的某段时间后总线被 认为再次处于空闲状态。 1.2 现状综述 I2C总线产生于在80年代，最初为音频和视频设备开发，如今主要在服务器管理中 使用，其中包括单个组件状态的通信。例如管理员可对各个组件进行查询，以管理系统 的配置或掌握组件的功能状态，如电源和系统风扇。可随时监控内存、硬盘、网络、系 统温度等多个参数，增加了系统的安全性，方便了管理。 基于 I2C 总线的数据采集系统 7 近年来芯片间的串行数据传输技术被大量采用，由于数据的串行传输连接线少，采 用串行总线技术可以使系统的硬件设计大大简化、系统的体积减小、可靠性提高，同时 系统的更改和扩充极为容易。 随着微电子技术的发展，许多厂商不断推出 I2C 总线接口器件，如 E2OROM、A/D 转 换器、LED 及 LCD 驱动器、日历时钟电路等。对于 80C51 系列单片机，有一些品种在片 上配置了 I2C 总线接口，但多数品种没有配置 I2C 总线接口。这时就可以利用通用并行 I/O 口线模拟 I2C 总线接口时序，使这些单片机不受带有 I2C 总线接口的限制。因此在 许多单片机应用系统中可以将 I2C 总线的模拟传送技术作为常规的设计方法。 单片机应用系统使用 I2C 总线扩展时，多为单主结构的形式，在这种系统中，I2C 单主机方式，总线数据的传送控制比较简单，没有总线的竞争与同步，只存在单片 机对 I2C 总线上各从器件的读（单片机接收） 、写（单片机发送）操作。 2本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性 分析 本设计采用KEIL开发和编程工具对I2C总线接口进行设计，KEIL设计流程是指利用 KEIL开发和编程工具，采用可编程逻辑器件实现待设计的过程，完成KEIL设计流程包括 电路设计与输入、功能仿真、综合、综合后仿真、实现后仿真与验证、板级仿真与调试 等主要步骤。 主要研究内容： 多主通信就是在总线上有多个节点。这些节点既可以作为主节点访问其他的节点， 也可以作为从节点被其他节点访问。当有多个节点同时企图占用总线时，就需要总线的 仲裁。对于模拟I2C总线系统，怎样实现总线的仲裁是现在研究模拟I2C总线系统的难 点。在系统中增加1根BUSY线，在占用总线之前先检测BUSY线，看总线是否被占用。 若总线空闲，则设置BUSY线并向总线上传送数据；否则，接收数据，直到总线空闲时 才占有总线。这种实现多主通信的方法有两个缺点： 因为I2C最大的优点就是接口 少、效率高，这样做不仅增加了使用资源而且减少了I2C总线的优势； 当主节点数 比较多时，等待时间比较长，效率不高。 解决思路： 本设计根据总线的仲裁原理，提出一种基于延时比较的仲裁方法。当主节点想要占 用总线时，先检测总线上是否空闲，如果总线是空闲的就发送数据。在发送数据的同时， 将总线上的数据接收并与发送的数据进行比较。如果不同，说明总线上同时还存在其他 节点，于是就退出；否则，一直到发送完数据。这种方法既体现了I2C总线的高效性， 同时还具有良好的扩展性。 基于 I2C 总线的数据采集系统 8 3完成本课题的工作方案 2011.3.142011.3.20 了解编写此课题的背景知识，具体细节，明确 所涉及的内容，确立毕业设计的题目； 2011.3.302011.4.13 学习有关 KEIL 设计的相关知识，包括硬件描述 语言的学习，I2C 总线的协议及规范，和硬件模 块的设计； 2011.4.142011.4.20 规划设计方案，学习相关 KEIL 工具的使用方法 包括 Proteus 等； 2011.4.212011.5.18 编写 I2C 协议控制器模块硬件代码、仿真，综 合； 2011.5.192011.6.01 形成毕业设计论文，请指导老师评改，改进并 加以整合，完成设计； 2011.6.042011.6. 19 书写毕业设计论文、整理，准备 PPT，答辩。 4指导教师审阅意见 指导教师指导教师(签字)： 年 月 日 说明： 基于 I2C 总线的数据采集系统 9 本报告必须由承担毕业论文(设计)课题任务的学生在毕业论文(设计) 正式开始 的第 1 周周五之前独立撰写完成，并交指导教师审阅。 基于 I2C 总线的数据采集系统 10 西西安安邮邮电电学学院院毕毕业业设设计计 (论论文文)成成绩绩评评定定表表 学生姓名任杰性别男学号06071043 专 业 班 级 自动 0702 班 课题名称基于 I2C 总线的数据采集系统 课题 类型 科研题 目 难 度 较 难 毕业设计 （论文）时 间 2011 年年 3 月月 14 日日6 月月 19 日日 指导教师 周生祥 (职称：副 教授) 课题任务 完成情况 论 文 (千字)； 设计、计算说 明书 (千字)； 图纸 (张)； 其它 (含附 件)： 指导教师意见 分项得分：开题调研论证 分； 课题质量（论文内容） 分； 创新 分； 论文撰写（规范） 分； 学习态度 分； 外文翻译 分 指导教师审阅成绩： 指导教师(签字)： 年 月 日 评 阅 教 师 意 见 分项得分：选题 分； 开题调研论证 分； 课题质量（论文内容） 分； 创新 分； 论文撰写（规范） 分； 外文翻译 分 评阅成绩： 评阅教师(签字)： 年 月 日 基于 I2C 总线的数据采集系统 11 验 收 小 组 意 见 分项得分：准备情况 分； 毕业设计（论文）质量 分； （操作）回答问题 分 验收成绩： 验收教师(组长)(签字)： 年 月 日 答 辩 小 组 意 见 分项得分：准备情况 分； 陈述情况 分； 回答问题 分； 仪表 分 答辩成绩： 答辩小组组长(签字)： 年 月 日 成绩计算方法 (填写本院系实用比例) 指导教师成绩指导教师成绩 20 () 评阅成绩评阅成绩 30 () 验收成绩验收成绩 30 () 答辩成绩答辩成绩 20 () 学生实得成绩(百分制) 指导教师成绩指导教师成绩 评阅成绩评阅成绩 验收成绩验收成绩 答辩成绩答辩成绩 总评总评 答 辩 委 员 会 基于 I2C 总线的数据采集系统 12 意 见 毕业论文(设计)总评成绩(等级)： 院（系）答辩委员会主任(签字)： 院（系） 签章) 年 月 日 备 注 西安邮电学院毕业论文(设计)成绩评定表(续表) 2 基于 I2C 总线的数据采集系统 13 目 录 摘要摘要 14 ABSTRACT15 第一章第一章 单片机单片机17 1.1 单片机的简单介绍单片机的简单介绍17 1.1.1 单片机的特点18 1.1.2 单片机的应用领域18 1.2 AT80C51 19 1.2.1 AT80C51 单片机简介19 1.2.2 AT80C51 单片机的结构20 1.2.3 毕设所用电路21 1.2.4 AT80C51 性能介绍23 第二章第二章 2 I C 总线总线24 2.1 2 I C 总线概念总线概念24 2.2 2 I C 总线结构总线结构27 2.3 2 I C 总线上的数据传送总线上的数据传送28 基于 I2C 总线的数据采集系统 14 2.3.1 位传输28 2.3.2 数据传输的字节格式29 2.4 2 I C 数据传输协议数据传输协议29 2.5 串行串行 EEPROM 24C02 的硬件连接的硬件连接 30 2.6 24C02 芯片相关介绍芯片相关介绍31 2.7 EEPROM 概述概述33 第三章第三章 程序设计程序设计35 3.1 实验电路图实验电路图35 3.2 基于基于 I2C 总线的数据采集系统程序总线的数据采集系统程序 36 实验小结实验小结41 参考文献参考文献42 基于 I2C 总线的数据采集系统 15 摘要摘要 I2C 总线是具有自动寻址，高低速设备同步和仲裁等功能的一种高性能串行总线。 它能够实现完善的全双工数据传输，在各种总线中的使用信号线数量最少的。I2C 总线 只有两根信号线：数据线 SDA 和时钟线 SCL。所有进入 I2C 总线系统中的设备都带有 I2C 总线接口，符合 I2C 总线电气规范的特性，只需将 I2C 总线上所有的节点的串行数 据线 SDA 和时钟线 SCL 分别与总线的 SDA 和 SCL 先连即可。各节点供电可以不同， 但需共地，另外 SDA 和 SCL 需要分别接上拉电阻。当执行数据传送时，启动数据发 送并产生时钟信号的器件称为主器件；被寻址的任何器件都可看作从器件；发送数据 到总线上的器件称为发送器；从总线上接收数据的器件称为接收器。I2C 总线是多主机 总线，可以有两个或更多的能够控制总线的器件与总线连接；同时 I2C 总线还具有仲 裁功能，当一个以上的主器件同时试图控制总线时，只允许一个有效，从而保证数据 不被破坏.I2C 总线的寻址采用纯软件的寻址方法，无需片选线的连接，这样就简少了 总线数量。主机在发送完启动信号后，立即发送寻址字节来寻址被控器件，并规定数 据传送方向。寻址字节由 7 位从机地址（D7D1）和 1 位方向位（D0，0/1，读/写） 组成。 当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高 7 位地址与自己 器件的地址比较，若两者相同，则该器件认为被主机寻址，并根据读/写位确定是从发 送器还是从接收器。 I2C 总线具有多重主控能力，这就意味着可以允许多个作为主控器的电路模块（具 有 I2C 总线接口的单片机）去抢总线。所以挂接在 I2C 总线上的集成电路模块的发送 器/接收器可以根据不同的工作状态反为主控发送器，主控接受器，被控发送器，被控 接收器。显然，具有 I2C 总线接口的单片机可以工作在上述 4 种工作状态中的任一状 态，而带有 I2C 总线接口的存储器。 I2C 只有两根双向的信号线，一根是数据线 SDA，另一根是时钟线 SCL。所有连接 到 I2C 总线上器件的数据线都是接到 SDA 线上，各器件的时钟线均接到 SCL 线上。每 个连接到总线的器件都可以通过唯一的地址和一直存在的简单的主机关系软件设定地 址，主机可以作为主机发送器或主机接收器。I2C 是一个真正的多主机总线，如果两个 或更多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏。串行的 8 位双向数据传输位速率在标准模式下可达 100bit/s，快速模式下可达 400bit/s，高 速模式下可达 3.4Mbit/s。连接到相同总线的 IC 数量只受到总线的最大电容 400pF 限 基于 I2C 总线的数据采集系统 16 制。 本课题是基于 I2C 总线的数据采集系统，要求单片机与具有 I2C 总线的 24C02 存 储器件进行读写操作，本课题的思想是用 4*4 的开关组成的键盘或拨码开关作为外部 输入，存储在 24c02 中，再从 24C02 中取出数据同在单片机，并在数码管上显示出来。 由此完成 I2C 总线的数据采集系统。 Abstract I2C-bus is a th high-performance serial bus of automatic addressing, high-speed device synchronization and arbitration functions . It can achieve full-duplex data transmission perfect, and is the use of a variety of bus signal lines in the least number. I2C bus has only two signal lines: data line SDA and the clock line SCL. All access to I2C-bus system with I2C bus interface devices, in line with I2C-bus electrical specification features, It just need all the nodes on the bus I2C serial data line SDA and SCL clock line respectively, and the SCL and SDA bus can be connected. Power of each node can be different, but to be common ground, the other SDA and SCL are connected to the pull-up resistor required. When performing data transfer, start the data transmission and generates a device known as the master clock signal devices; be any device that can be addressed as a slave; send data to the device on the bus as a transmitter; receive data from the bus The device known as the receiver. I2C bus is a multi-master bus, can have two or more devices to control the bus and bus connections; The same I2C bus also has an arbitration function, when more than one master simultaneously tries to control the bus, only one allow to an effective, ensure that data is not destroyed. I2C bus addressing the addressing method using pure software without chip select line connected, so that lossing number of buses Jane. Master sending the start signal immediately after the address was charged with sending the device address byte, and provides data transfer direction. 7-bit address byte from the slave address (D7 D1) and a direction bit (D0, 0 / 1, read / write) form. When the master sends address byte, all the devices on the bus in the high-byte 7-bit address and the address of their device compared to if they are the same, the device is 基于 I2C 总线的数据采集系统 17 believed to be master address, and according to read / Write bits to determine from the transmitter or from the receiver. I2C-bus with multiple master capability, which means that can allow multiple circuit modules as the master (microcontroller with I2C bus interface) try to steal the bus. So attached to the I2C bus on the integrated circuit module transmitter / receiver according to different working conditions can be counter to the master transmitter, master receiver, was charged with the transmitter, was charged with the receiver. Obviously, with the I2C bus interface of the MCU can operate in the work of the 4 state of any state, and memory with I2C bus interface. Only two bidirectional I2C signal line, one is the data line SDA, the other is the clock line SCL. All devices connected to the I2C bus data line SDA line is received, the devices clock line SCL lines are received. Each of the devices connected to the bus can only address and the host has always existed between the simple software configuration address, master can be used as master transmitter or master receiver. I2C is a true multi-master bus, if two or more hosts at the same initialization, data transfer via collision detection and arbitration to prevent data from being destroyed. 8-bit bi-directional serial data transmission bit rate in the standard mode, up to 100bit / s, fast mode, up to 400bit / s, high-speed mode, up to 3.4Mbit / s. IC connected to the same bus number only by the bus capacitance of 400pF the maximum limit. This project is data acquisition system based on the I2C-bus, requiring SCM and 24C02 with I2C bus to read and write memory devices, the idea of this project is composed of 4 * 4 switch DIP switch keyboard or as an external input, is stored in the 24c02 , and then removed from the data with the 24C02 microcontroller, and digital tube display. So I2C bus, which completed the data acquisition system. 基于 I2C 总线的数据采集系统 18 第一章第一章 单片机单片机 1.1 单片机的简单介绍单片机的简单介绍 单片机是指一个集成在一块芯片上的完整计算机系统。尽管他的大部分功能集成 在一块小芯片上，但是它具有一个完整计算机所需要的大部分部件：CPU、内存、内部 和外部总线系统，目前大部分还会具有外存。同时集成诸如通讯接口、定时器，实时 时钟等外围设备。而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的 输入输出系统集成在一块芯片上。 通道0驱动器通道2驱动器 RAM地址 锁存器 RAM 通道0锁 存器 通 道 2 锁 存器 ROM/ EPROM B寄存器 程序地址寄存器 缓冲器 PC递增器 程序计数器PC 驱动器 DPTR指针 VCC GND P1.0P1.7 堆栈指针SP ACC TMP2 PSW 通道3锁存器通道1锁存器 通道1驱动器通道3驱动器 TMP1 SCON TMODPCONTCON TL0TH1TH0TL1 IESBUF(TX/RX)IP 中断、串行口和定时器逻辑 振荡器 P3.0P3.7 RST EA ALE PSEN XTAL2 XTAL1 ALU (+5V) 指 令 寄 存 器 定时 和 控制 逻辑 指 令 译 码 器 图2-2 MCS-51片内总体结构框图 通道0驱动器通道2驱动器 RAM地址 锁存器 RAM 通道0锁 存器 通 道 2 锁 存器 ROM/ EPROM B寄存器 程序地址寄存器 缓冲器 PC递增器 程序计数器PC 驱动器 DPTR指针 VCC GND P1.0P1.7 堆栈指针SP ACC TMP2 PSW 通道3锁存器通道1锁存器 通道1驱动器通道3驱动器 TMP1 SCON TMODPCONTCON TL0TH1TH0TL1 IESBUF(TX/RX)IP 中断、串行口和定时器逻辑 振荡器振荡器 P3.0P3.7 RST EA ALE PSEN XTAL2 XTAL1 ALU (+5V) 指 令 寄 存 器 定时 和 控制 逻辑 指 令 译 码 器 指 令 寄 存 器 定时 和 控制 逻辑 指 令 译 码 器 图2-2 MCS-51片内总体结构框图 图 1-1 MCS-51 片内总体结构框图 基于 I2C 总线的数据采集系统 19 1.1.1 单片机的特点单片机的特点 1.集成度高，体积小，可靠性高。单片机将各功能部件集成在一块晶体芯片上，集 成度很高。其内部布线很短，因此其抗工业噪音性能优于一般通用的 CPU。另外，其体 积小，对于强磁场环境易于采取屏蔽措施，适合在恶劣环境下工作。 2.控制功能强。为了满足对对象的控制要求，单片机的指令系统均有极丰富的条件:分 支转移能力，I/O 口的逻辑操作及位处理能力，适用于专门的控制功能。 3.扩展。片内具有计算机正常运行所必需的部件。芯片外部有许多供扩展用的三总 线及并行、串行输入/输出管脚，很容易构成各种规模的计算机应用系统。 4.外部总线增加了 I2C（Inter-Integrated Circuit）及 SPI(Serial Peripheral Interface)等串行总线方式，进一步缩小了体积，简化了结构。 5.低电压，低功耗，便于生产便携式产品。 6.优异的性能价格比 1.1.2 单片机的应用领域单片机的应用领域 1.在智能仪器仪表中的应用 2.在机电一体化中的应用 3.在日常生活及家用电器领域的应用 4.在实时过程控制中的应用 5.应用于办公自动化设备 7.在计算机网络和通信领域中的应用 6.商业营销设备中的应用 10.航空航天系统和国防军事、尖端武器等领域 9.应用于汽车电子产品 8.单片机在医用设备领域中的应用 基于 I2C 总线的数据采集系统 20 1.2 AT80C51 1.2.1 AT80C51 单片机简介单片机简介 AT89C51 是美国 ATMEL 公司生产的低电压，高性能的 CMOS8 位单片机片内 4Kbytes 的可反复擦写的只读程序存储器（PEROM）和 128bytes 的随机存储器（RAM） ，器件采 用 ATMEL 公司的高密度、非易失存储技术生产，兼容标准 MCS-51 指令系统，片内置通 用 8 位中央处理器（CPU）和 Flash 存储单元，功能强大。AT89C51 单片机可灵活的应 用于各种控制领域。 管脚说明： VCC：供电电压。 GND：接地。 P0 口：P0 口为一个 8 位漏级开路 双向 I/O 口，被定义为高阻输入。 P1 口：P1 口是一个内部提供上拉 电阻的 8 位双向 I/O 口，可接收输出 4TTL 门电流。 图 1-2 AT89C5140 脚塑料双列直插封 装（PDIP） P2 口：P2 口为一个内部上拉电阻的 8 位双向 I/O 口，P2 口缓冲器可接 收，输出 4 个 TTL 门电流。 P3 口：P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。P3 口也可作为 AT89C51 的一些特殊功能口。 高电平时间。 RST：复位输入。当振荡器复位器件时，要保持 RST 脚两个机器周期的 地位字节。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的 /PSEN：外部程序存储器的选通信号。 （0000H-FFFFH） ，不管是否有内部程序存储器。 基于 I2C 总线的数据采集系统 21 /EA/VPP：当/EA 保持低电平时，则在此期间外部程序存储器 XTAL2：来自反向振荡器的输出。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 1.2.2 AT80C51 单片机的结构单片机的结构 1 中央处理器（CPU） CPU 是单片机内部的核心部件，是一个 8 位二进制数的中央处理单元，主要由运算其、 控制器和寄存器阵列组成。 运算器 运算器用来完成算术和逻辑运算功能，包括算术逻辑单元（ALU） 、累加器（ACC） 、 暂存寄存器（TMP1、TMP2） 、程序状态寄存器（PSW）等。 部件。控制器主要由程序计数器 PC、指令寄存器 IR 和定时控制逻辑电路等构成。 控制器 控制器是单片机内部按照一定的时序协调工作的控制核心，是分析和执行指令的 2 存储器 AT89C51 单片机内部有 128 个字节的 RAM 数据存储器和 4KB 的闪存程序存储 器（Flash） 。程序存储器是可读不可写的，用于存放编好的程序和表格常数。数 据存储器是既可读也可写的，用于存放运算的中间结果，运行数据暂存及数据缓 3 I/O 端口 P2 口、P3 口，它们都是 8 位准双向口，每次可以并行输入或输出 8 位二进制信 并行 I/O 端口：AT89C51 有四个 8 位并行 I/O 端口，分别命名为 P0 口、P1 口、 息。 串行 I/O 端口：AT89C51 有一个全双工的可编程串行 I/O 端口，它利用了 P3 口 的第二功能。 4 定时器/计数器 AT89C51 内部有两个 16 位可编程定时器/计数器，简称为定时器（TO）和计数 器（T1） ，T0 和 T1 分别由两个 8 位的寄存器构成，其中 T0 由 TH0 和 TL0 构成， T1 由 TH1 和 TL1。 T0 和 T1 在定时器控制器 TCON 和定时器方式选择寄存器 TMOD 的控制下，可 工作在定时器模式或计数器模式下，每种模式下又有不同的工作方式。当定时/ 5 中断系统 基于 I2C 总线的数据采集系统 22 计数溢出时还可以申请中断。 单片机中的中断是指 CPU 暂停正在执行的原程序而为中断服务程序（执行中断 服务程序） ，在执行完中断服务程序后再回到原程序继续执行。 总线是用于传送信息的公共途径。总线可以分为数据总线、地址总线、控制总线。 时器、计数器 TCON（中断标志寄存器）等构成，IE、IP、TCON 均为 SFR 特殊 功能寄存器。AT89C51 的中断源有 5 个。它们分别是两个外部中断源，三个内 部中断源。 6 内部总线 总线是用于传送信息的公共途径。总线可以分为数据总线、地址总线、控制总线。 线的结构可以减少信息传输线的根数，提高系统可靠性，赠强系统灵活性。 单片机呢的 CPU、存储器、I/O 接口等单元都是通过总线连接在一起的。采用总线形式 进行连接。 1.2.3 毕设所用电路毕设所用电路 时钟电路时钟电路 单片机工作的时间基准是由时钟电路提供的，在单片机的 XTAL1 和 XTAL2 两个 引脚间，接一只晶振及两只电容就构成了单片机的时钟电路，如图 2-2 所示。 图 2-2 时钟电路 电路中器件选择可以通过计算和实验确定，也可以参考一些典型电路参数。电路 中，电容器 C1 和 C2 对振荡频率有微调作用，同时帮助晶振起振，通常取值范围在 基于 I2C 总线的数据采集系统 23 3010PF，一般晶振为 6MHZ，电容取 20PF，晶振为 12MHZ，电容取 30PF。石英晶 体选择 6MHZ 或 12MHZ，其结果只是机器周期不同，影响计数器计数初值。 复位电路复位电路 单片机的 RST 引脚为系统提供一个外部复位信号，复位信号是高电平有效，高电 平有效维持时间为 2 个机器周期以上，复位电路如图 2-3 所示.。 图 2-3 复位电路 单片机复位方式有上电复位和手动复位两种方式。此复位电路集有上电自动和手动 复位组合电路，各元件阻值如图 2-3 所示，按钮为手动复位按钮。 LED 数码管显示电路设计数码管显示电路设计 单片机应用系统中，通常都需要进行人-机对话。这包括人对应用系统的状态干预 与数据输入，以及应用系统向人们显示状态及各种运行结果，显示器、键盘电路都是 用来实现人-机对话活动的人机通道，因此在单片机系统中有着广泛的应用。 数码管在系统中的主要作用是显示单片机的输出数据、状态等，因而，作为外围典 型器件，数码管显示是反映系统输出和操作输入的有效器件。数码管具备数字接口， 可以方便地和单片机系统连接；数码管的体积小，重量轻，并且共耗低，是一种理想 的显示单片机数据输出内容的器件，在单片机系统中有着重要的作用。 LED 数码管的驱动是一个非常重要的问题由于单片机并行口不能直接驱动 LED 数 码管，必须采用驱动电路或放大电路，使之产生足够大的电路，显示器才能高亮正常 基于 I2C 总线的数据采集系统 24 工作。如果驱动能力差，显示器亮度就低，这样显示效果就会很差，达不到设计的需 要。在本系统中，采用了三极管放大电路驱动数码管显示。 LED 显示器显示控制方法有两种，即动态显示和静态显示。静态显示亮度一般比动 态显示效果好，但本次设计中，采用了动态显示。LED 显示器有共阴和共阳两种接法， 因此设计过程中要注意接法的区别。下表为 LED 显示器扫描的字符编码。 表 2-5 字形代码 字形共阴极代码 字形共阴极代码 0 28H 7 EAH 1 EBH 8 20H 2 32H 9 A0H 3 A2H A 60H 4 E1H B 25H 5 A4H 6 24H 1.2.4 AT80C51 性能介绍性能介绍 AT89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器（FPEROMFlash Programmable and Erasable Read Only Memory）的低电压，高性能 CMOS8 位微处理 器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准 的 MCS-51 指令集和输出管脚相兼容。由于将多功能 8 位 CPU 和闪烁存储器组合在单个 芯片中，ATMEL 的 AT89C51 是一种高效微控制器，为很多嵌入式控制系统提供了一种灵 活性高且价廉的方案。 基于