TMS320LF240 x系列DSP课件-第9章 事件管理器模块(EV).ppt

周鹏 安徽工程大学电气工程学院,第9章： 事件管理器模块(ev),不论是在计算机测控系统还是在电机控制系统中，精确定时对提高系统性能都是有着不可或缺的的作用。例如：在计算机测控系统中和电机控制系统中，对各种测量量的定时采集以及对各种控制量的定时发出控制信号；方便有效地提供各种控制波形；准确的判断、捕获并记录引脚上的电平的变化；准确的测量运动系统的当前运动方向、位置、速度等均离不开精确的定时。 lf240x的事件管理器（ev）模块就是为这类需求而量身定做。,周鹏 安徽工程大学电气工程学院,9.1 事件管理器模块概述 9.2 通用定时器 9.3 比较单元 9.4 脉宽调制电路 9.5 捕获单元 9.6 正交编码脉冲电路,周鹏 安徽工程大学电气工程学院,9.1 事件管理器概述,最重要、最复杂的模块，为控制系统（运动控制和电机控制）的开发提供了强大功能。 1、事件管理器结构 lf240x 两个事件管理器模块：eva和evb。 每个事件管理器模块包括：两个通用定时器(gp)、三个比较单元、三个捕获单元以及两个正交编码脉冲输入电路（qep)。 eva和evb功能相同，只是名称不同。,周鹏 安徽工程大学电气工程学院,通用定时器功能： 具有计数定时功能，可以为各种应用提供时基，并可以产生比较输出/pwm信号。 比较单元功能： 三个比较单元可以输出3组(6路)比较输出/pwm信号，且具有死区控制等功能。 捕获单元功能： 三个捕获单元可以记录输入引脚上信号跳变的时刻。 qep电路功能： 具有直接连接光电编码器脉冲的能力，可获得旋转机械的速度和方向等信息。 事件管理器的特殊设计，使得事件管理器既可以实时控制电机（由pwm电路实现），同时还可以监视电机的运行状态（由qep电路实现）。 注意 ：输入跳变脉冲宽度至少保持两个cpu时钟周期才能被识别。,周鹏 安徽工程大学电气工程学院,图9.1 eva结构框图,周鹏 安徽工程大学电气工程学院,事件管理器a和b的引脚描述,周鹏 安徽工程大学电气工程学院,2、事件管理器寄存器及地址 下面四个表列出eva所有寄存器的地址，evb的类似。,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,3、事件管理器中断 中断组 事件管理器中断总共分三组（a、b和c），每组均分配一个cpu中断(int2，3或4)，具有各自不同的中断标志、中断使能寄存器和外设中断请求。如果evaimrx(x=a、b和c)相应的位=0，则evaifrx中的标志位被屏蔽(不产生中断请求信号)。 因为每组中断均有多个中断源，所以cpu中断请求通过外设中断扩展控制器(pie)模块来处理。外设中断寄存器(pivr)中的值可以区分改组哪一个挂起的中断具有最高优先级。,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,中断请求有如下几个响应阶段 中断源。如果外设中断发生，evxifra、evxifrb、或evxifrc(x=a或b)相应的标志位被置1。 中断使能。事件管理器中断可以分别由寄存器evximra、evximrb或evximrc(x=a或b)来使能或禁止。 pie请求。如果中断标志位和中断屏蔽位被置1，那么外设会向pie模块发送一个外设中断请求。 cpu响应。cpu接收到中断后，ifr相应的位被置1，并响应中断。cpu响应中断后，中断响应被软件控制。 pie响应。pie使用中断向量更新pivr寄存器。 中断软件。中断软件有两级响应，包括gisr和sisr。,周鹏 安徽工程大学电气工程学院,功率驱动保护中断 pdpintx可以用于向电动机的监视程序提供过电压、过电流和异常的温升等异常信息。为功率变换和电动机驱动等系统操作提供安全保证。 如果pdpintx中断被允许，则pdpintx引脚电平变低后，则驱动所有pwm输出引脚为高阻态，同时产生一个中断请求。复位时，pdpintx中断被使能。 如果pdpintx中断被禁止，则驱动pwm输出到高阻态的动作也被禁止。,周鹏 安徽工程大学电气工程学院,中断标志寄存器 ev中断标志寄存器(evxifrx)是可读寄存器，当中断被屏蔽时，可通过软件查询evxifrx中相应的位来监测中断事件的发生。 （1）eva中断标志寄存器a(evaifra)，映射地址：742fh 位15-11：保留 位10：t1ofint flag，通用定时器1上溢中断标志位。 读：0标志被复位；1标志被置位。写：0无效；1复位标志位 位9：t1ufint flag，通用定时器1下溢中断标志位。 读：0标志被复位；1标志被置位。写：0无效；1复位标志位 位8：t1cfint flag，通用定时器1比较中断标志位。 读：0标志被复位；1标志被置位。写：0无效；1复位标志位 位7：t1pint flag，通用定时器1周期中断标志位。 读：0标志被复位；1标志被置位。写：0无效；1复位标志位,周鹏 安徽工程大学电气工程学院,位6-4：保留 位3：cmp3int，比较单元3中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位2：cmp2int，比较单元2中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位1：cmp1int，比较单元1中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位0：pdpinta，功率驱动保护中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位,周鹏 安徽工程大学电气工程学院,（2）eva中断标志寄存器b(evaifrb)，映射地址：7430h 位15-4：保留 位3：t2ofint flag，通用定时器2上溢中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位2：t2ufint flag，通用定时器2下溢中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位1：t2cfint flag，通用定时器2比较中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位0：t2pint flag，通用定时器2周期中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位,周鹏 安徽工程大学电气工程学院,（3）eva中断标志寄存器c(evaifrc)，映射地址：7431h 位15-3：保留 位2：cap3ofint flag，捕获单元3中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位1：cap2ofint flag，捕获单元2中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位 位0：cap1ofint flag，捕获单元1中断标志位。 读：0标志被复位；1标志被置位。 写：0无效；1复位标志位,周鹏 安徽工程大学电气工程学院,（4）eva中断屏蔽寄存器a(evaimra)，映射地址：742ch 位15-11：保留 位10：t1ofint enable，通用定时器1上溢中断使能位。 0禁止； 1使能。 位9：t1ufint enable ，通用定时器1下溢中断使能位。 0禁止； 1使能。 位8：t1cfint enable ，通用定时器1比较中断使能位。 0禁止； 1使能。 位7：t1pint enable ，通用定时器1周期中断使能位。 0禁止； 1使能。,周鹏 安徽工程大学电气工程学院,位6-4：保留 位3：cmp3int enable，比较单元3中断使能位。 0禁止； 1使能。 位2：cmp2int enable ，比较单元2中断使能位。 0禁止； 1使能。 位1：cmp1int enable ，比较单元1中断使能位。 0禁止； 1使能。 位0：pdpinta enable ，功率驱动保护中断使能位。 0禁止； 1使能。,周鹏 安徽工程大学电气工程学院,（5）eva中断屏蔽寄存器b(evaimrb)，映射地址：742dh 位15-4：保留 位3：t2ofint enable，通用定时器2上溢中断使能位。 0禁止； 1使能。 位2：t2ufint enable ，通用定时器2下溢中断使能位。 0禁止； 1使能。 位1：t2cfint enable ，通用定时器2比较中断使能位。 0禁止； 1使能。 位0：t2pint enable ，通用定时器2周期中断使能位。 0禁止； 1使能。,周鹏 安徽工程大学电气工程学院,（6）eva中断屏蔽寄存器c(evaimrc)，映射地址：742eh 位15-3：保留 位2：cap3int enable ，捕获单元3中断使能位。 0禁止； 1使能。 位1：cap2int enable ，捕获单元2中断使能位。 0禁止； 1使能。 位0：cap1int enable ，捕获单元1中断使能位。 0禁止； 1使能。,周鹏 安徽工程大学电气工程学院,9.2 通用定时器,1、通用定时器概述 每个事件管理模块有两个通用定时器(gp)，这些定时器可以为下列应用提供独立的时间基准： 控制系统中采样周期产生。 为qep电路和捕获单元的操作提供时间基准。 为比较单元和相应的pwm电路操作提供时间基准。,周鹏 安徽工程大学电气工程学院,定时器结构如图9-3所示，由图可知，每个定时器包括: 一个可读写的16位双向计数器的寄存器txcnt，它存储了计数器的当前值，并根据计数方向进行增计数或减计数。 一个可读写的16位定时器比较寄存器txcmpr。 一个可读写的16位定时器周期寄存器txpr。 一个可读写的16位定时器控制寄存器txcon。 时钟预定标器。 控制和中断逻辑。 一个gp定时器比较输出引脚，txcmp。 输出条件逻辑。 其他全局控制寄存器,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,2、通用定时器功能模块 各gp定时器之间可独立工作或同步工作； gp定时器的比较寄存器可用作比较功能或pwm波形发生； 3种连续gp定时器增/减计数方式； gp定时器的输入时钟可进行可编程预定标； gp定时器向ev的子模块提供时基； 周期和比较寄存器的双缓冲允许编程改变pwm的周期和脉冲宽度； 控制寄存器规定了gp定时器针对不同定时器事件所采取的操作，并指明4个gp定时器的计数方向。,周鹏 安徽工程大学电气工程学院,(1)通用定时器的输入 内部cpu时钟。 外部时钟tclkina/b，最高频率是cpu时钟频率的1/4。 方向输入tdira/b ，控制通用定时器增减计数。 复位信号reset。 (2)通用定时器的输出 通用定时器比较输出txcmp(x1、2、3、4）。 到adc模块的adc转换启动信号。 自身的比较逻辑和比较单元的下溢、上溢、比较匹配和周期匹配信号。 计数方向指示位。,周鹏 安徽工程大学电气工程学院,(3)单个通用定时器控制寄存器(txcon) 决定定时器的操作模式，每个定时器都可独立配置，具有如下意义： gp定时器处于4种计数模式中的哪一种； gp定时器使用外部还是内部cpu时钟； 输入时钟使用8种预定标因子中哪一种； 什么条件下重新装载定时器的比较寄存器； gp定时器是否能使； gp定时器的比较操作是否能使； gp定时器2使用自己的还是gp定时器1的周期寄存器(eva)； gp定时器4使用自己的还是gp定时器3的周期寄存器(evb)；,周鹏 安徽工程大学电气工程学院,txcon(x1，2，3或4)的映射地址为：7404h(t1con)、7408h(t2con)、7504h(t3con)和7508h(t4con)。 位15-14：free，soft，仿真控制位 00：仿真挂起时立即停止 01：仿真挂起时当前定时周期结束后停止 1x：操作不受仿真挂起的影响 位13：保留。 位12-11：tmode1/tmode0，4种计数模式选择 00：停止/保持 01：连续增减计数模式 10：连续增计数模式 11：定向的增减计数模式,周鹏 安徽工程大学电气工程学院,位10-8：tps2/tps0，输入时钟定标器 000x1 100x16 001x2 101x32 010x4 110x64 011x8 111x128 x=输入时钟频率 位7：t2swt1/t4swt3，定时器2、4周期寄存器选择位 0：定时器2、4使用自身的周期寄存器。 1：不用自身的周期寄存器，使用t1con(eva)或t3con(evb)的定时器使能位来使能或禁止操作。 位6： tenable ，定时器使能与禁止 0：禁止定时器操作。使定时器保持并且使预定标计数器复位 1：允许定时器操作。,周鹏 安徽工程大学电气工程学院,位5-4：tclks1/tclks0，时钟源选择 00：内部时钟； 01：外部时钟； 10：保留； 11：正交编码脉冲电路，只适用于t2con和t4con 位3-2：tcld1/tcld0，定时器比较寄存器重载条件。 00：计数器的值为0时重载 01：计数器的值为0或等于周期寄存器的值时重载 10：立即； 11：保留 位1：tecmpr，定时器比较使能与禁止。 0：禁止定时器比较操作; 1：使能定时器比较操作 位0：selt1pr，周期寄存器选择 0：使用自己的周期寄存器 1：使用t1pr(eva)或t3pr(evb)作周期寄存器而忽略自己的周期寄存器。,周鹏 安徽工程大学电气工程学院,(4)全局通用定时器控制寄存器(gptcona/b) 规定了通用定时器针对不同定时器事件所采取的动作，并指明了它们的计数方向。映射地址为7400h和7500h。 位15：保留位 位14：t2stat，通用定时器2的状态，只读。 0：递减计数； 1：递增计数 位13： t1stat，通用定时器1的状态，只读。 0：递减计数； 1：递增计数 位12-11：保留位。 位10-9： t2toadc，使用通用定时器2启动adc事件。 00：无事件启动adc(模数转换) 01：设置下溢中断标志来启动adc(模数转换) 10：设置周期中断标志来启动adc(模数转换) 11：设置比较中断标志来启动adc(模数转换),周鹏 安徽工程大学电气工程学院,位8-7： t1toadc，使用通用定时器1启动adc事件。 00：无事件启动adc(模数转换) 01：设置下溢中断标志来启动adc(模数转换) 10：设置周期中断标志来启动adc(模数转换) 11：设置比较中断标志来启动adc(模数转换) 位6： tcompoe，比较输出使能，如果pdpintx有效则该位设置为0 0 ：禁止所有通用定时器比较输出(所有比较输出都置于高阻态） 1 ：使能所有通用定时器比较输出,周鹏 安徽工程大学电气工程学院,位5-4：保留位。 位3-2： t2pin，通用定时器2比较输出极性 00：强制低 01：低有效 10：高有效 11：强制高 位1-0： t1pin，通用定时器1比较输出极性 00：强制低 01：低有效 10：高有效 11：强制高,周鹏 安徽工程大学电气工程学院,(5)通用定时器的比较寄存器 与通用定时器相关的比较寄存器存储着持续与通用定时器的计数器进行比较的值，匹配时将产生如下事件： 根据gptcona/b位的设置不同，相关的比较输出发生跳变或启动adc； 相应的中断标志将被置位； 如中断未被屏蔽将产生中断请求。 通过设置txcon的相关位，可使能或禁止比较操作。比较操作和输出适合任何一种定时模式。 比较寄存器的地址为：7402h(t1cmpr)、7406h(t2cmpr)、7502h(t3cmpr)和7506h(t4cmpr)。,周鹏 安徽工程大学电气工程学院,(6)通用定时器的周期寄存器 决定了定时器的周期，当周期寄存器的值和定时器计数器的值匹配时，gp定时器的操作就停止并保持当前值，并根据计数器所采用的计数方式执行复位或开始递减计数。 周期寄存器的地址为：7403h(t1pr)、7407h(t2pr)、7503h(t3pr)和7507h(t4pr)。,周鹏 安徽工程大学电气工程学院,(7)通用定时器的比较和周期寄存器的双缓冲 通用定时器的比较寄存器和周期寄存器是双缓冲的，允许在一个周期中的任何时刻去更新周期寄存器和比较寄存器，以便改变下一个周期的定时器周期和pwm的脉冲宽度。比较寄存器的加载情况可能是下列情况之一： 在写信息到影子寄存器后立即加载； 下溢时，即通用定时器计数值为0时； 下溢或周期匹配时，即当计数器值为0或计数器值等于周期寄存器的值时。 注意：(1)初始化周期寄存器；(2)当相应的比较操作被禁止时，新装入值直接进入工作的比较寄存器。,周鹏 安徽工程大学电气工程学院,(8)通用定时器的比较输出 通用定时器的比较输出可规定为高有效、低有效、强制高或强制低，取决于gptcona/b中的位如何配置。 (9)通用定时器计数方向 由寄存器gptcona/b相应的位来反映，即位txstat： 1：增计数方向； 0：减计数方向。 当gp定时器处于定向增/减计数模式时，输入引脚tdira/b决定了计数的方向。当tdira/b为高电平时，规定为增计数；否则为减计数。,周鹏 安徽工程大学电气工程学院,(10)通用定时器的同步 通过正确配置t2con和t4con寄存器，通用定时器2可与通用定时器1实现同步(eva)；通用定时器4可与通用定时器3实现同步(evb)。实现步骤如下(eva为例)： 置t1con寄存器中temable位为1，且置t2con寄存器中t2swt1位为1，同时启动两个定时器的计数器； 在启动同步操作前，将通用定时器1和2的定时计数器初始化成不同的值； 置t2con寄存器中selt1pr位为1，使通用定时器2将通用定时器1的周期寄存器作为自己的周期寄存器使用。,周鹏 安徽工程大学电气工程学院,3、通用定时器的计数操作 每个gp定时器有四种可选的操作模式： 停止/保持模式 连续递增计数模式 定向增/减计数模式 连续增/减计数模式 相应的定时器控制寄存器txcon中的位的形式决定了通用定时器的操作模式。,周鹏 安徽工程大学电气工程学院,停止/保持模式 通用定时器停止操作并保持其当前状态，定时器的计数器、比较输出和预定标计数器都保持不变。 连续递增计数模式 通用定时器将按照已定标的输入时钟计数，直到定时器计数器的值和周期寄存器的值匹配为止。产生周期匹配之后在下一个输入时钟的上升沿，定时器复位为0 ，开始另一个计数周期。 在产生周期匹配的两个cpu时钟周期后，周期中断被置位，产生一个中断请求，也可作adc转换启动信号。定时器变成0的两个时钟周期之后，定时器的下溢中断标志被置位，也可发出一个adc启动信号。,周鹏 安徽工程大学电气工程学院,定时器计数到ffffh后，定时器的上溢中断标志在两个cpu时钟周期之后被置位。 定时器初值可以是0000hffffh之间的任何值。 如果初值大于周期寄存器的值时，定时器将计数到ffffh后复位为0，然后从0开始继续计数。 如果初值等于周期寄存器的值时，周期中断标志被置位，定时器复位为0，下溢中断标志被置位，然后从0开始继续计数。 本模式特别适于边沿触发或非对称pwm波形产生，也适于电机和运动系统的采样周期。,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,定向增/减计数模式 定时器根据tdirab引脚的输入，对定标的时钟进行递增或递减计数。 周期、下溢、上溢中断标志位、中断以及相应的动作与连续递增计数模式一样。 定时器2和4的本模式可用于正交编码脉冲电路，在这种情况下，正交编码脉冲电路为定时器2和4提供计数时钟和方向，也可用于运动/电机控制和电力电子设备应用中的外部事件定时。,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,连续增/减计数模式 此种模式与定向的增/减计数模式一样，但是在本模式下，引脚tdira/b的状态对计数的方向没有影响。 定时器的计数方向仅在定时器的值达到周期寄存器的值时(或ffffh，如果初始定时器的值大于周期寄存器的值)，才从递增计数变为减计数。定时器的计数方向仅当计数器的值为0时才从减计数变为增计数。 本模式特别适于对称pwm波形产生，该波形广泛应用于电机/运动控制和电力电子设备中。,周鹏 安徽工程大学电气工程学院,周鹏 安徽工程大学电气工程学院,4、通用定时器比较操作 gp定时器的值连续地与相应的比较寄存器的值比较，当两个值相等时，就会发生比较匹配。 可通过对txcon.1置1来使能比较操作。 比较操作使能后，当发生比较匹配时，会发生以下情况： 比较中断标志置1。 相应的pwm输出将发生跳变。 如用于启动adc，则产生一个adc启动信号。,周鹏 安徽工程大学电气工程学院,(1)pwm输出转换 pwm输出的转换由一个非对称和对称的波形发生器和相应的输出逻辑控制，并且依赖于以下条件： gptcona/b寄存器中相应位的定义。 定时器所处的计数模式。 在连续增减计数模式下的计数方向。 (2)非对称和对称波形发生器 依据通用定时器所处计数模式，产生一个非对称和对称的pwm波形输出。,周鹏 安徽工程大学电气工程学院,(3)非对称波形的发生 在连续增计数模式时，通用定时器会产生一个非对称波形的pwm脉冲，如图所示。决定波形发生器输出状态的情况： 计数操作开始前为0； 保持不变直到比较匹配发生； 比较匹配时，产生触发； 如果下一周期新的比较值不为0，则发生周期匹配的周期结束后复位为0 非对称pwm波形的特点：比较寄存器值的改变只影响pwm脉冲的单边。,周鹏 安徽工程大学电气工程学院,(4)对称波形的发生 在连续增/减计数模式时，通用定时器会产生对称波形，如图所示。 决定波形发生器输出状态的情况： 计数操作开始前为0； 保持不变直到第一次比较匹配； 第一次比较匹配时，产生触发； 保持不变直到第二次比较匹配； 第二次比较匹配时，产生触发； 保持不变直到周期结束； 如果没有第二次匹配且下一周期的新比较值不为0，则在周期结束后复位为0。 注意：输出逻辑决定了所有输出引脚的有效状态。,周鹏 安徽工程大学电气工程学院,(5)输出逻辑 进一步调节波形发生器的输出，以生成最终的pwm波形输出，来控制 各种不同类型的功率设备。 可通过配置gptcona/b寄存器的相应位来设置高有效、低有效、强制高 或强制低的pwm输出。 当pwm输出设置为高有效时，它的极性与波形发生器的输出极性相同。 当pwm输出设置为低有效时，极性相反。 gptcona/b寄存器的相应位设定后，pwm输出也可被强制为高电平或 低电平。 出现下列任何一种情况时，所有的通用定时器pwm输出都置为高阻态： 软件将gptcona/b.6置成0； pdpinx引脚上的电平被拉低并未被屏蔽； 任何一个复位事件发生； 软件将txcon.1置为1。,周鹏 安徽工程大学电气工程学院,(6)有效/无效时间计算 连续增计数模式 连续增/减计数模式,周鹏 安徽工程大学电气工程学院,5、通用定时器的pwm输出 为了设置通用定时器以产生pwm输出，需做以下工作： 根据预定的pwm(载波)周期设置txpr。 设置txcon寄存器以确定计数模式和时钟源，并启动pwm输出操作。 将对应于pwm脉冲的在线计算宽度(占空比)的值加载到txcmpr寄存器中。,周鹏 安徽工程大学电气工程学院,6、通用定时器的复位 当任何复位事件发生时，将发生以下情况： gptconab寄存器中除计数方向指示位外，所有与通用定时器相关的位都被复位为0，因此所有通用定时器的操作都被禁止，计数方向指示位都置成1。 所有的定时器中断标志位均被复位为0。所有的定时器中断屏蔽位都被复位为0，因此所有通用定时器的中断都被屏蔽。 所有通用定时器的比较输出都被置为高阻态。,周鹏 安徽工程大学电气工程学院,7、通用定时器的中断实现 用通用定时器1产生1ms的定时中断服务程序。外部输入时钟为6mhz，dsp内部锁相环4倍频为24mhz，通用定时器1预分频因子为64，所以计算出延时1ms周期寄存器的值为0177h。int2的中断向量为0004h，t1pint的外设中断向量为0027h。,周鹏 安徽工程大学电气工程学院,9.3 比较单元,1 比较单元概述 事件管理器eva模块和evb模块中分别有3个全比较单元，每个比较单元都有两个pwm输出。 比较单元的时基由通用定时器1(eva模块)和通用定时器3(evb模块)提供。 比较单元的功能结构图如下图所示。,比较单元能结构图,周鹏 安徽工程大学电气工程学院,每个比较单元包括： 3个16位的比较寄存器(对于eva模块为cmprl、cmpr2和cmpr3，对于evb模块为cmpr4，cmpr5和cmpr6)，它们各带一个相应的映像寄存器(可读/写)。 一个16位的比较控制寄存器(对于eva模块为comcona，evb模块为comconb)，该寄存器为可读写的。 一个16位的动作控制寄存器(对于eva模块为actra，对于evb模块为actrb)，它们各带一个相应的映像寄存器(可读/写) 。 6个pwm(三态)输出(比较输出)引脚。 控制和中断逻辑。 全比较单元与通用定时器中简单比较单元的区别： 每个全比较单元输出一对pwm信号，并具有死区控制和空间向量pwm模式输出的功能； 而定时器中的每个比较单元只能输出一路pwm信号，且不具备死区控制和空间向量pwm模式输出的功能。,周鹏 安徽工程大学电气工程学院, 比较输入/输出 比较单元的输入 控制寄存器的控制信号； 通用定时器1和3(t1cnt, t3cnt)及它们的下溢和周期匹配信号； 复位信号 比较单元的输出 比较匹配信号，如果比较使能，该匹配信号将中断标志置位，并使比较单元相关的两个输出引脚发生跳变。 比较操作模式 由比较控制寄存器(comconx)决定 比较操作是否被使能； 比较输出是否被使能； 比较寄存器用影子寄存器的值进行更新的条件； 空间矢量pwm输出模式是否被使能。,周鹏 安徽工程大学电气工程学院, 比较单元操作寄存器配置,周鹏 安徽工程大学电气工程学院, 比较单元的中断和复位 对于每个比较单元，都有一个可屏蔽的中断标志使能位 如果比较操作被使能，比较匹配后的1个cpu时钟周期，比较单元的中断标志将被置位。 如果中断没有被屏蔽，则会产生一个外设中断请求。 当任何复位事件发生时，所有与比较单元相关的寄存器都复位为0，且所有比较输出引脚被置为高阻态。,周鹏 安徽工程大学电气工程学院, 比较单元寄存器 比较控制寄存器(comcona和comconb) 比较单元的操作由比较控制寄存器(comcona和comconb)控制，均是可读写。比较控制寄存器comcona的映射地址为7411h。各位描述如下： 位15 比较使能位 0:：禁止比较操作，所有映像寄存器(cmprx和actra)为透明。 1：使能比较操作 位14-13 比较寄存器cmprx重载条件 00：当t1cnt下溢时重载 01：当t1cnt下溢或t1cnt周期匹配重载 10：立即重载 11：保留，结果不可预测 位12 空间向量pwm模式使能 0：禁止空间向量pwm模式 1：使能空间向量pwm模式,周鹏 安徽工程大学电气工程学院,位11-10 动作控制寄存器重载条件 00：当t1cnt下溢时重载 01：当t1cnt下溢或当t1cnt周期匹配重载 10：立即重载 11：保留 位9 比较输出使能位，有效的pdpinta会使该位清0 0：pwm输出引脚为高阻态，即比较输出被禁止 1：pwm输出引脚处于非高阻态，即比较输出被使能 位8 pdpinta的状态位，该位反映pdpinta*引脚的当前状态。 位7-0 保留位 比较控制寄存器comconb映射地址为7511h，各位定义与omcona类似。,周鹏 安徽工程大学电气工程学院,比较动作控制寄存器（actra和actrb） actra和actrb控制6个比较输出引脚的动作。actra的映射地址为7413h，各位描述如下： 位15 svrdir，空间向量pwm旋转方向位，仅用于产生空间向量pwm输出。 0：正向(ccw) 1：负向(cw) 位14-12 d2-d0，基本的空间向量位，仅用于产生空间向量pwm输出 位11-10 cmp6act1-0，比较输出引脚pwm6上的比较输出方式选择 00：强制低； 01：低有效 10：高有效； 11：强制高,周鹏 安徽工程大学电气工程学院,位9-8 cmp5act1-0，比较输出引脚pwm5上的比较输出方式选择。 00：强制低； 01：低有效 10：高有效； 11：强制高 位7-6 cmp4act1-0，比较输出引脚pwm4上的比较输出方式选择。 00：强制低； 01：低有效 10：高有效； 11：强制高 位5-4 cmp3act1-0，比较输出引脚pwm3上的比较输出方式选择。 00：强制低； 01：低有效 10：高有效； 11：强制高,周鹏 安徽工程大学电气工程学院,位3-2 cmp2act1-0，比较输出引脚pwm2上的比较输出方式选择。 00：强制低； 01：低有效 10：高有效； 11：强制高 位1-0 cmp1act1-0，比较输出引脚pwm1上的比较输出方式选择。 00：强制低； 01：低有效 10 ：高有效； 11：强制高 比较动作控制寄存器actrb映射地址为：7513h，各位描述与actra类似。,周鹏 安徽工程大学电气工程学院,9.4 脉宽调制电路pwm,1、pwm信号 pwm信号（脉宽调制信号）是脉冲宽度根据某一寄存器内的值的变化而变化的脉冲序列。宽度是根据预定值来决定和调制的。 在电机控制中，pwm用来控制开关电源器件的开关时间，为电机绕组提供所需的能量，控制电机所需转速和转矩。 （1）pwm信号产生 用一定时器重复产生与pwm周期相同的计数周期，一个比较寄存器保持着调制值，在相应的输出上会产生一个转换。输出脉冲的开关时间会与比较寄存器的值成比例。 （2）死区 在许多的运动/电机控制和功率电子应用场合中，两个功率器件（上级和下级）被串联在一个功率支路中，为避免击穿失效，在一个三极管的关断和另一个三极管导通之间经常要插入一个死区，这段时间延迟允许一个三极管在别的三极管导通之前完全关断。,周鹏 安徽工程大学电气工程学院,2、用事件管理器产生pwm输出 三个比较单元中的每一个都可与事件管理器的gp定时器一起用于产生一对可编程死区和输出极性的pwm输出。 对于每个ev模块中的三个比较单元，共有6个pwm输出引脚，来控制三相交流感应电机或无刷直流电机。 由比较动作控制寄存器提供的输出动作控制的灵活性，使得开关和同步磁阻电机的控制变得非常简单容易。 pwm电路可在单任务或多任务场合控制直流有刷电机和步进电机等。,周鹏 安徽工程大学电气工程学院,3、pwm产生的寄存器设置 用比较单元和相应的电路产生所有三种pwm波形均需要对相同的ev寄存器进行配置。 配置过程需要以下步骤： 设置和装载actrx寄存器 如需死区，则设置和装载dbtconx寄存器 初始化cmprx寄存器 设置和装载comconx寄存器 设置和装载t1con或t3con寄存器，来启动比较操作 更新cmprx寄存器的值,周鹏 安徽工程大学电气工程学院,4、与比较单元相应的pwm电路概述 eva模块的pwm电路功能结构图如图7.10所示。 它包括以下功能单元： 非对称/对称波形发生器； 可编程的死区单元（dbu）； 输出逻辑； 空间向量（sv）pwm状态机。,周鹏 安徽工程大学电气工程学院,5、可编程的死区单元和输出控制 （1） 死区单元及其控制 死区波形如图7.11所示，对于一个输入信号phx，会产生两个输出信号dtphx和dtphx-。 死区单元用于保证在任何情况下，每个比较单元相关的2路pwm输出控制一对正向导通和负向导通设备时没有重叠，即当一个器件没有完全关断时，另一个器件不导通，以避免功率器件击穿失效。,周鹏 安徽工程大学电气工程学院,死区定时器控制寄存器（dbtcona和dbtconb） 死区单元的操作是由dbtcona（或dbtconb）来控制的。dbtcona映射地址为7415h，各位描述如下： 位15-12 保留。 位11-8 dbt3一dbt0。规定了3个4位死区定时器的周期值。 位7 edbt3。死区定时器3使能位（对应pwm5和pwm6） 0：禁止； 1：使能 位6 edbt2。死区定时器2使能位（对应pwm3和pwm4） 0：禁止； 1：使能 位5 edbt1。死区定时器1使能位（对应pwm1和pwm2） 0：禁止； 1：使能,周鹏 安徽工程大学电气工程学院,位4-2 dbtps2-dbtps0。死区定时器的预定标器。 000：x/1； 001：x/2； 010：x/4； 011：x/8； 100：x/16； 101：x/32； 110：x/32； 111：x/32； x：cpu时钟频率 位1-0 保留 dbtconb映射地址为7515h，各位的意义和dbtcona的相应位意义一致。,周鹏 安徽工程大学电气工程学院,（2）输出逻辑 输出逻辑电路决定了当发生比较匹配时，pwmx（x112）输出引脚上的极性和动作。可设定为低有效、高有效、强制低和强制高。比较单元的pwm输出极性和方式通过actr心寄存器中相应的位来配置。图7.12为pwm输出逻辑结构框图，图中(x=1、2或3；eva模块y=16；evb模块y=712)。,周鹏 安徽工程大学电气工程学院,6、 非对称和对称的pwm产生 ev模块中的每个比较单元均可产生非对称和对称的pwm波形。另外这三个比较单元一起可产生三相对称空间向量pwm输出。用gp定时器产生pwm输出已介绍，下面仅介绍用比较单元产生pwm。,周鹏 安徽工程大学电气工程学院,（1）非对称pwm波形产生 用一个比较单元产生一个非对称的pwm波形。见图9.13。gp定时器1必须设置为连续递增计数模式，其周期寄存器必须载入一个与所需的pwm载波周期相对应的值。,周鹏 安徽工程大学电气工程学院,（2）对称的pwm波形产生 对称的pwm波形是其调制脉冲在每个pwm周期是对称的。如图9.14所示。（连续增/减计数模式） 对称的与非对称pwm波形相比，优点在于它有两个相同长度的无效区：在每个pwm周期的开始和结束。这种对称性表现为当正弦调制使用时，它在一个交流电机的相电流中比非对称的pwm信号引起更少的谐波。,周鹏 安徽工程大学电气工程学院,7、 空间矢量pwm波形产生 空间矢量pwm：一个三相功率变换器中六个功率三极管的一种特殊的开关电路，可使三相交流电机绕组产生的电流的谐波失真最小，还提供了比正弦调制方式更有效的供电电压的使用。 空间矢量pwm方法的实质就是利用6个功率管的8种组合开关方式来近似给出电动机的供电电压向量uout。 三相功率反相换流器原理图,周鹏 安徽工程大学电气工程学院,空间矢量pwm波形 生成的空间矢量pwm波形是关于每个pwm周期中心对称的，因此被称为对称空间矢量pwm生产法，其波形如右图所示。,周鹏 安徽工程大学电气工程学院,9.5 捕获单元,1、捕获单元概述 可记录6个捕获输入引脚上的事件。 共6个捕获单元，每个事件管理器有3个捕获单元。 eva:cap1、cap2、cap3 evb:cap4、cap5、cap6 图9.16是eva的捕获单元结构框图，evb的结构框图与eva一样，仅寄存器不同。 当在捕获输入引脚capx上检测到获一个设定的转换时，gp定时器的值被捕获并存储在相应的2级深度fifo堆栈中。,周鹏 安徽工程大学电气工程学院,2、捕获单元的特点 捕获单元包括下列特性： 1个16位的捕获控制寄存器capconx(可读/写)； 1个16位的捕获fifo状态寄存器capfif0x； 可选择通用定时器12(eva)或者34(evb)作为时基； 6个16位2级深的fifo栈(capxflfo)，每个对应一个捕获单元， 3个施密特触发器输入引脚(eva：capl23；evb：cap456)，每个捕获输入引脚和内部cpu时钟同步，为使跳变被捕获，输入必须在当前电平保持两个cpu时钟周期。输入引脚cap12和cap45也可用作正交编码器脉冲电路的正交编码器脉冲输入)； 用户可定义跳变检测方式(上升沿，下降沿或二者)； 6个可屏蔽的中断标志位，每个标志位对应一个捕获单元。,周鹏 安徽工程大学电气工程学院,3、捕获单元的操作 在捕获使能后，相应输入引脚上的指定跳变会将所选的通用定时器的计数值装入到相应的flfo堆栈。同时如果有一个或更多有效的捕获值保存在flfo堆栈(capxflfo位不等于0)中，则相应的中断标志位被置1。如果该中断标志没有被屏蔽，产生一个外设中断请求。 从捕获单元输入引脚处发生跳变到所选通用定时器的计数值被锁存之间的延时需要2个cpu时钟周期。,周鹏 安徽工程大学电气工程学院,（1）捕获单元时基的选择 eva中的每个捕获单元均可选择gp定时器2或1作为其时间基准，evb中的每个捕获单元均可选择gp定时器4或3作为其时间基准。 对eva模块，捕获单元cap3有自己独立的时基选择位，这就允许使用2个通用定时器中的任意一个，cap1 和cap2共用一个时基选择位。在evb模块，cap6有自己独立的时基选择位。 捕获操作不影响与任何gp定时器对应的任何gp定时器操作或比较/pwm操作。,周鹏 安徽工程大学电气工程学院,（2）捕获单元的设置 为使捕获单元能正常工作，需对寄存器进行以下设置: 初始化捕获flfo状态寄存器(capflfox)，清除专用状态位。 设置选定的gp定时器为一种操作模式。 如果需要，设置相应的gp定时器比较寄存器或gp定时器周期寄存器。 设置相应的capcona或capconb。,周鹏 安徽工程大学电气工程学院,（3）捕获单元的寄存器 捕获单元的操作由4个16位的控制寄存器capcona/b和capflfoa/b控制。因为捕获电路的时间基准是由gp定时器12或34提供的，所以txcon(x=1,2,3或4)寄存器用于控制捕获单元的操作。 另外，寄存器cmconab也可用于正交编码器脉冲电路的操作。,周鹏 安徽工程大学电气工程学院,捕获控制寄存器capcona/b 捕获控制寄存器a(capcona)，映射地址：7420h。各位的意义： 位15 capres。捕获复位，只能写，读为0。向位15写0将清除所有的捕获和qep寄存器。但是，使能捕获功能时不需要向位15写1。 0：所有捕获单元和正交编码脉冲电路的寄存器清0 1：无动作 位14-13 capqepn。捕获单元1和2的控制位。 00：禁止捕获单元1和2，fif0堆栈保持原内容 01：使能捕获单元1和2 10：保留 11：保留,周鹏 安徽工程大学电气工程学院,位12 cap3en。捕获单元3控制位。 0：禁止捕获单元3，其flfo堆栈保持原内容 1：使能捕获单元3 位11 保留位。 位10 cap3tsel。捕获单元3的通用定时器选择位。 0：选择通用定时器2 1：选择通用定时器1 位9 cap2tsel。捕获单元1和2的通用定时器选择位。 0：选择通用定时器2 1：选择通用定时器1 位8 cap3toadc。捕获单元3事件启动adc转换位： 0：无操作 1：当cap3int标志位被置位时，启动adc,周鹏 安徽工程大学电气工程学院,位7-