现代频率综合技术PPT电子课件教案-第五部分 PLL频率综合性能仿真.ppt

现代频率综合技术 40学时 2学分,第五部分 pll频率综合性能仿真,锁相环的开环、闭环、相位误差响应。 相位噪声分析 闭环和相位误差的物理分析 pll动态性能 数学处理与电路分析比较,pll仿真技术,线性化，利用传递函数进行分析 建立电路模型进行pll系统仿真,仿真例子,四阶二型锁相环 环路滤波器为,电路参数,环路滤波器,其中,鉴相器增益,vco压控灵敏度,分频比,可计算出,开环增益,闭环频率响应,相位误差响应,可以使用mathcad或者matlab等程序进行分析仿真,利用电路模型进行仿真, 乘法鉴相器可用vcvs源模拟，如图中e2，如果是电流泵鉴相器用vccs源模拟, 环路滤波器电路由,构成,e1的增益是108, vco由,构成,e4是vcvs，增益是,其中，积分器由,及ccvs, 分频器由两个简单的电阻,实现1000分频, 用电压代表了各个节点的物理量（相位，角频率等），可以采用ac分析,开环仿真输出波特图,闭环仿真输出波特图,综合器输出信号表示为,相位噪声,双边带相位功率密度表示为,单边相位功率谱密度表示为,在频率源中，am噪声可以通过限幅消除，因此,输出信号频谱,pll频率合成器相位噪声,pll输出信号相位,pll相位噪声仿真,输出频率8ghz，参考频率1mhz, 8ghz vco噪声, vco噪声模型, 1mhz参考源噪声 注意：比图中10mhz低20db, 参考源噪声模型, 分频器噪声模型, 鉴相器噪声模型, 环路滤波器噪声模型, 运算放大器噪声模型, 电阻噪声模型,系统性能仿真输出-乃奎斯特图 相位余量44.9度,系统性能仿真输出-频率响应 闭环单位增益带宽27.4khz 误差单位增益带宽14.9khz,pll频率合成器相位噪声输出,带内相位噪声计算公式,比较相位噪声输出与pll频率响应发现： 带内噪声与vco噪声相交点在20khz，闭环频率响应与误差频率响应相交于19.5khz，基本一致。,不同环路带宽相位噪声输出,环路带宽选择考虑： 相位噪声 鉴相频率泄漏抑制 频率跳频时间,模m小数分频锁相环设计考虑： 模m小数分频锁相环相位噪声按20（m-1)/decade下降,锁相环按,下降,有,相位噪声源可用噪声源（其电压谱密度等于相应的相位噪声）来表示,利用电路模型进行锁相环噪声仿真分析,参考源信号、鉴相器、vco，分频器的相位噪声表示为,意味着相位噪声曲线可用电压特性随频率变化满足： 30，20，10，0db/decade的电路来模拟。,0db/decade,10db/decade,20db/decade,10db/decade,二极管模型,30db/decade,噪声电压源频率响应,vco相位噪声电路模拟, vco相位噪声表示, vco相位噪声等效噪声电压密度表示, 利用前面介绍的电路可以得到如图所示电路,vco相位噪声电路模型,包含vco相位噪声的pll电路模型,将鉴相器和分频器的噪声等效到输入噪声,由,得到,得到相应的电路模型,pll噪声电路模型,仿真结果,monte carlo仿真分析结果，10%元器件误差,两种方法仿真结果比较-为什么有一点差异？,pll调制性能 参考源频率调制 vco频率调制,一般在锁定状态下，且调制信号幅度较小，不影响锁定，因此， 可线性化,参考源频率调制,设一正弦调制信号,此时pll输出,其中,整个过程可等效为, 可进一步得到频率跟踪和载波跟踪,vco频率调制,设一正弦调制信号,其中,整个过程可等效为,两点调制,如果取,则,表明该调制方式信号带宽可以无限宽。,跳频时间 pll锁定在,时，改变分频比，得到新的输出,频率，,在这个过程中，保证足够小的相位误差，,通过分析其频率输入阶跃信号的响应得到其瞬态响应。,settling time,输入信号,二阶二型环,输出,输出信号时域,q0.5,q=0.5,q值越小，阻尼振荡周期越短。,前面讨论了锁相环带宽与q值关系：,可以得到，pll带宽越宽，跳频越快。,q值越大，过冲越大,同步范围（lock in) 在输入频率阶跃信号时，计算相位误差响应，该响应最大值不超过鉴相器的线性范围。此时输入信号的幅度值，就是所求。,b1-b3之间的频率响应,二阶二型环,对频率阶跃信号响应,q0.5,q=0.5,对二阶二型环计算其同步范围 根据q，由上图计算归一化相位误差, 根据,计算峰值相位误差, 得到, 得到, 得到，同步范围随环路带宽增加而增加。,环路滤波器的复杂度增高，一般用数值方法计算 计算方法举例 二阶二型环,环路滤波器,方法一：用频域传递函数求解,方法二：将频域传递函数用级数表示，再计算,方法三：fft, 计算过程,电路模型分析pll参考信号开关时间 通过参考信号频率阶跃来模拟响应时间,上图的电路模型,鉴相器,积分器,环路滤波器,vco,电路模型分析pll分频器开关时间 通过改变分频比模拟响应时间,时变分频电路模型,几种方法得到的结果,牵引（pull in) 当相位误差超出鉴相器的线性范围时，锁相环的瞬态响应。锁相环能锁定最大的频率阶跃就是牵引范围。 这里讨论二型四阶环路，其环路滤波器,该二型四阶环路传递函数和误差传递函数响应,乘法鉴相的电路模型,采用乘法鉴相的pll牵引,鉴相器模型,正弦特性 非线性电压发生器,鉴相器增益, 讨论以下四种情况,该pll牵引过程,pll牵引过程，非常强的非线性，不能锁定,一般，设计pll牵引范围大于vco的调谐范围，锁相环才容易捕获。反之，导致锁相环难以捕获，需采用辅助捕获电路。, 预置电压 扫描 fpll（frequency and phase locked loop) 环路带宽可调,采用pfd的pl