测控技术与仪器 毕业论文范文——高速数据采集系统设计及电磁兼容性分析

高速数据采集系统设计及电磁兼容性分析摘 要随着数字时代的到来，数字电子技术已经普及到我们生活，工作，科研，各个领域， 从监控行业到网络发展,越来越多的模拟被数字所代替, 传统的数据采集处理系统，在速度方面,一般都把单片机作为主控芯片来完成对外围芯片的控制，然而单片机本身的缺点制约了整个系统的性能。21世纪人类将全面进入信息化社会，EDA技术会日益普及，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求, CPLD/FPGA的纳秒级时钟延迟，结合其并行工作方式，在超高速领域和实时测控方面有非常广泛的应用。本课题介绍一种以单片机加CPLD双片结构实现的高速数据采集显示系统，具有速度快、可靠性高、实时存储、体积小、功耗低等优点。关键词： 数据采集，复杂可编程逻辑，单片机，高速，存储high-speed data acquisition system design Based on the Single-chip Microcomputer and CPLDAbstract With the advent of the digital era, digital electronic technology has spread to our lives, work and research in all fields, from the development of industry to monitor network, Traditional data acquisition and processing system, in terms of speed, generally regarded as a master microcontroller chip to complete the control of peripheral chips, but restricted MCU s own shortcomings of the whole system performance. a growing number of digital simulation was replaced mankind will be fully entered the information society in the 21st century , EDA technologies will increasingly popular， information technology and microelectronics based on VLSI Technology will continue to set higher requirements for the development, CPLD / FPGA delay in the nanosecond clock, with its parallel work, in the field of high-speed and real-time monitoring and control in a very wide range of applications.The subject to a Single-chip Microcomputer to increase CPLD double structure to achieve the high-speed data acquisition display system, a fast, high reliability, Real-time storage, small size, low power consumption advantages.Key Words： data acquisition，CPLD，Single-chip Microcomputer，high-speed，storage 1 绪论1.1研究本课题的背景及意义数据采集(Data Acquisition)是获取信息的基本手段，数据采集技术作为信息科学的一个重要分支，与传感器、信号测量与处理、微型计算机等技术为基础而形成的一门综合应用技术，它研究数据的采集、存储、处理及控制等作业，具有很强的实用性。随着现代电子科学技术的发展，对于单次信号、高速低重复率信号、干扰信号等高速瞬态信号的测量就显的越来越重要，例如在图象处理、卫星遥感、遥测等方面，这些信号都属于高频信号，对于这些信号的测量，低速数据采集系统就显的无能为力，必须采用高速甚至超高速数据采集，才能准确地记录和再现原始信号，以便对其进行分析和处理。从现有的技术和产品来看，低速、低分辨率的数据采集技术已相当成熟，实现起来比较容易，单片ADC即可满足要求，产品的稳定性和可靠性已无庸置疑。而高速数据采集技术是信息技术的基础和前沿，目前我国的高速数据采集技术相对比较落后，是我国信息技术的颈瓶，研究和发展该项技术对于我国的军用和民用领域都具有重要的价值和广阔的应用前景。高速数据采集是现在电子信息实时处理系统的重要环节，这是因为在某些情况下，必须采用高速数据采集技术才能满足信息处理的实时性与准确性，由于电子技术与计算机的飞速发展和普及应用，高速数据采集越来越显示出其重要性。譬如，雷达信号，干扰信号等信息的采集与处理，只有借助高速数据采集才能够实现，本课题的研究与设计将在RGB图象处理、高精度视频、数字存储示波器、电力电缆故障测试、国防、航空航天、能源、通讯等领域得到广泛的应用，所以高速数据采集系统的设计与应用，是适应现代科技发展的关键，具有重要的理论和现实意义。1.2数据采集系统的概述及发展现状1.2.1数据采集系统的基本概述随着计算机的广泛应用和微电子学的高度发展，数字系统已被广泛地应用于国民经济、国防建设与科学实验的各个领域。和模拟系统相比，数字系统有精度高、稳定性好等一系列优点，但数字系统只能处理离散的数字信号。外部世界各种被检测量，如温度、压力、位移、流量、角度、位置等，通过相应的各种类型的传感器转换成便于进一步处理的物理量(一般为电压、电流、电阻或电脉冲等信号)。只有一部分传感器可以将外部世界的被检测量直接转换为数字信号或开关信号(只是一种只有0、1两个状态的数字信号)。所以往往需要将这些模拟信号转换为便于处理和存储的数字信号。在实际外部世界中的数据采集技术。显然要采集的有以下三类信号：1、开关信号开关信号也即只有两个状态(0或1)的数字信号，如开关的合与断；继电器的激励与释放等等。2、数字信号数字信号即指用二进制形式表示的数，如数字电压表、键盘等的输出信息。频率输出型数据传感器输出的信号也为数字信号。3、模拟信号模拟信号系指在规定的连续时间内，对输入信号的幅值可以在连续范围内任意取值的信号。由于对开关信号或数字信号计算机可以直接采集处理，所以数据采集技术主要讨论模拟信号(特别是模拟电压信号)的采集。将这些由模拟信号转换而来的数字信号与直接来自传感器的其它数字信号、开关信号等送往计算机，并进一步予以处理、显示、传输与记录的过程，称为数据采集(Data Acquisition)。实现数据采集的系统即为数据采集系统(Data Acquisition System，DAS)，这通常包括模拟量输入、开关量输入、数字量输入以及模拟量输出、开关量输出、数字量输出等子系统，在数据采集系统中采集模拟量信号的子系统(简称模入子系统)，占有及其重要的地位。1.2.2数据采集系统的发展及现状数据采集技术是信息科学的一个重要分支，它与传感技术、信号处理技术、计算机技术一起构成了现代检测技术的基础。科学技术的发展己在数据采集的采样速率、分辨率、精度、接口能力及抗干扰能力等方面提出了越来越高的要求。迄今为止，工业上使用的数据采集系统大致可分为四种：1、基于通用微型计算机(如PC机)的数据采集系统。这种系统主要功能是将采集来的信号通过外部的采样和A/D转换后的数字信号通过接口电路送入微机内进行处理，然后再显示处理结果或经过D/A转换输出。它主要有以下几个特点：系统较强的软、硬件支持。通用微型计算机系统所有的软、硬件资源都可以用来支持系统进行工作。具有自开发能力。系统的软硬件的应用/配置比较小，系统的成本较高，但二次开发时，软硬件扩展能力较好。在工业环境中运行的可靠性差，对安放的环境要求较高；程序在RAM中运行，易受外界干扰破坏。2、基于单片机的数据采集系统。它是由单片机及其一些外围芯片构成的数据采集系统，是近年来微机技术快速发展的结果，它具有如下特点：系统不具有自主开发能力。因此，系统的软硬件开发必须借助开发工具。系统的软硬件设计与配置规模都是以满足数据采集系统功能要求为原则，因此系统的软硬件应用/配置比接近于1，具有最佳的性价比。系统的软件一般都有应用程序。系统的可靠性好、使用方便。应用程序在ROM中运行不会因外界的干扰而破坏，而且上电后系统立即进入用户状态。3、基于DSP数字信号微处理器的数据采集系统。DSP数字信号微处理器从理论上而言就是一种单片机的形式，常用的数字信号处理芯片有两种类型，一种是专用DSP芯片，一种是通用DSP芯片。基于DSP数字信号微处理器的数据采集系统的特点如下：精度高、灵活性好、可靠性好、容易集成、分时复用等，但同时其价格不菲。4、基于混合型计算机采集系统。这是一种近年来随着8位单片机在计算机应用领域中迅速发展的一种系统结构形式。它是由通用计算机(PC机)与单片机通过标准总线(例如RS-232-C标准)相连而成。单片机及其外围电路构成的部分是专为数据采集等功能的要求而配置的，主机则承担数据采集系统的人机对话、大容量的计算、记录、打印、图形显示等任务。混合型计算机数据采集系统有以下特点：通常具有自开发能力。系统配置灵活。易构成各种大中型测控系统。主机可远离现场而构成各种局域网络系统。充分利用主机资源，但不会占有主机的全部CPU时间。随着微电子技术的一系列成就以及微型计算机的广泛应用，不仅为数据采集系统的应用开拓了广阔的前景，也对数据采集技术的发展产生了深刻的影响。数据采集系统的发展趋势主要表现在以下几个方面：1、新型快速、高分辨率的数据转换部件不断涌现，大大提高了数据采集系统的性能。2、高性能单片机的问世和各种数字信号处理器的涌现，进一步推动了数据采集系统的广泛应用。3、新一代在系统编程技术ISP的推出，必将对今后数据采集系统的发展产生深远的影响。4、与微型机配套的数据采集部件的大量问世，大大方便了数据采集系统在各个领域里应用并有利于促进数据采集系统技术的进一步发展。5、分布式数据采集是数据采集系统发展的一个重要趋势。我设计的基于CPLD的高速数据采集系统具有成本低廉，针对性强，采用ISP在系统编程技术，不但硬件设计简单，而且修改硬件如同修改软件一样方便。同时系统采用RS-232通讯接口，可以很方便地和主机连接，可以通过主机进行进一步数据处理。第 59 页 共 60 页2数据采集系统的基础理论和高速数据采集2.1数据采集的基本理论“数据采集”是指将各种模拟量进行采集、转换成数字量，再进行存储、处理、显示或打印的过程。相应的系统称为数据采集系统。数据采集的基本理论包括采样定理、量化与量化误差、编码、数据采集的有效位数等，下面分别加以讨论。2.2模拟信号的数字化过程计算机内部能识别的是二进制的数字信号，因此输入计算机的信号必须转换为离散的数字信号，即将连续的模拟信号转换为离散的数字信号。模拟的非电量(电流、电压)必须先通过传感器，把非电量的模拟信号，如湿度、温度、压力、流量等模拟量转换为电信号。本文讨论的模拟信号都是已经转换为电信号后的模拟信号。连续的模拟信号转换为离散的数字信号必须经历以下过程：2.2.1采样过程采样就是周期性地读出或者测量一种连续信号。测量的周期称为采样周期Ts，采样周期的倒数称为采样频率，称为采样时间。模拟信号通过采样开关，对连续信号进行采样，即只在采样时间间隔内对输入的模拟信号进行测量。采样开关输入的是连续的模拟信号，而输出的是离散的模拟量一一在采样间隔内信号是连续的，也就是说采样所得的离散信号是输入的连续信号的一部分，是一种脉冲调制信号，它与作为数字量的离散信号是完全不同的。输出的离散信号又称为采样信号。在实际系统中， ，也就是说，在一个采样周期内，只有很短的一段时间采样开关是闭合的。采样波形即采样开关本身的控制信号，是具有一定幅度的等幅脉冲，而采样输出信号是被输入的连续模拟信号所调制的脉冲信号，即采样输出信号可以看成是连续信号与脉冲序列的乘积：2.2.2保持过程采样输出的信号在采样时间内是连续的模拟量，其幅度值为连续的，为使采样过后的信号的幅度变为有限值，同时采样到某一时刻的信号值，因此引入保持过程，即在保持状态下电路的输出保持着前一次采样结束时刻的瞬时输入模拟信号，直至进入下一次采样状态为止。采样周期Ts决定了采样信号的质量和数量：太小，会使数量剧增，占用大量的内存单元：太大，会使模拟信号的某些信息被丢失，这样将采样后的信号恢复成原来的信号，就会出现失真现象，影响数据处理的精度。这个采样的依据就是奈奎斯特采样定理。采样定理：为使采样输出信号能完全恢复连续信号,包含任何干扰在内的信号的最高有效频率-奈奎斯特频率必须小于采样频率的一半；或者说采样频率至少是信号频率的两倍。用公式表示如下：2.2.3量化过程因为二进制代码的位数是有限的，只能代表有限个信号电平，故在编码成计算机能识别的二进制之前，必须对采样信号进行量化，即把采样信号的幅值与某个最小单位的一系列整倍数比较，以最接近于采样信号幅值的最小数量单位倍数来代替该幅值，这一过程称为“量化过程”。最小数量单位称为量化单位q，其定义为量化器满量程(Full Scale Range)与2的比值： 其中n为量化器的位数。量化方法两种：其一是“只舍不入”的量化方法，即将信号幅度值轴分成若干层，各层之间相等，且量化单位为q，在信号幅值相邻两个最小整数倍量化单位之间的部分舍去；其二是“有舍有入”的量化方法，即信号幅值在相邻两个最小整数倍量化单位之间的部分，看其是大于q/2，还是小于q/2，若大于则计入，小于则舍去。2.2.4编码过程模/数转化的最后阶段是编码，就是把量化信号的电平用数字代码来表示，编码有多种形式，最常用的是二进制编码，即用1和0所组成的n位数码来代表量化电平。数码的最左边的位叫做最高有效位，简称最高位，用符号MSB(Most Significant Bit)表示；数码的最右边的位叫做最低有效位，简称最低位，用符号LSB(Least Significant Bit)表示。编码因为实际问题的模拟电平极性不同有两种方式，即单极性编码和双极性编码。二进制分数码是一种单极性编码，这种编码的原理如下：一个十进制数D的量化电平可以表示为或为0,或为1，所以D的值就是所有非0位的值与它的权值积的累加和，因此D的值是一个小数。一个模拟信号采样转换的结果可以表示为：式中是A/D转换器模拟输出电压，是满量程，为量化器的位数。单极性编码除了二进制外还有BCD编码，例如8421BCD码，4241BCD码，2421BCD码等。双极性编码有符号一数值码、偏移二进制码和2的补码的等编码方式。符号一数值编码中，最高位为符号为(“0”表示正数。“l”表示负数)，其它各位是数值。2.3高速数据采集系统的技术要求2.3.1概述在实际应用中，人们关心的是如何从要求的技术指标出发，设计一个具有很高性能价格比的数据采集系统。数据采集系统的主要技术指标有：1、系统通过速率；2、系统精度；3、系统分辨率：4、系统线性误差：5、系统共模抑制比；6、系统通道串扰抑制比；7、系统短期稳定度。此外，数据采集系统还有一些很重要的技术指标，如系统控制方式，系统总数据量，系统功耗要求，系统可靠性，系统自动增益调节方式等等。在这些技术指标中，对于高速采集技术而言，最为重要的是系统的分辨率、精度与通过速率。特别是系统通过速率，是区别高速数据采集与一般数据采集最为关键的一项技术指标。2.3.2高速数据采集系统的主要技术指标1、系统分辨率系统分辨率是指数据采集系统可以分辨的输入信号最小变化量。通常用最低有效位值(LSB)，系统满度信号的百分数(FSR)，或系统可分辨的实际电压数值等来表示，有时也习惯用满度信号可以分的级数来表示。2、系统精度系统精度是指当系统工作于额定通过速率下，每个离散的采样样本的转换精度。模数转换器的精度是一个系统精度的极限值，对一个8bit的ADC，数据采集系统中的MUX以及SHA的精度均应明显优于选用的ADC器件，系统精度才能保证。3、系统通过速率系统通过速率通常又称为系统速度、传输速率、采样速率以及吞吐率等。系统通过速率是指系统每个通道、每秒钟可采样、处理的样本数。对于一个包括模拟量输入及模拟量输出的采集系统，通过速率是指系统每个通道、每秒钟可采集、处理与输出的样本数。时间域上，与通过速率相对应的技术指标是通过周期，这是通过速率的倒数。通过周期又常称为系统响应时间，或系统采集周期，这表征了系统从样本输入到输出所需要的时间，即系统每采集一个有效数据所占用的时间。4、系统最高通过速率系统通过速率被一般地定义为：“在满足系统精度指标的前提下，系统对输入模拟信号在单位时间内完成的采集次数”。在此“采集”的意义是指“对被测量进行采样(包括量化)、处理及存储的操作”。数据采集系统(主要指模入子系统)的通过速率受多种因素的影响与制约。通过速率的倒数一通过周期主要由以下几部分时间组成：计算机处理(包括存储)时间，ADC转换时间，IA建立与稳定时间，SHA的孔径与捕捉时间，MUX的通道切换时间，以及系统各通道配置的预采样滤波器的建立与恢复时间等。系统的精度与通过速率的相关性是必须注意的一个问题。只有在满足系统精度指标的前提下，讨论系统通过速率才有意义；同样，系统精度，也对应于系统工作于额定通过速率。对于数据采集系统，可定义三种不同的最高通过速率：1、最高单通道通过速率：系统对某一模入通道的输入信号进行重复采样时的最高采样速率。2、最高单扫描通过速率：系统对多个同类型模入通道的输入信号顺序扫描系统一遍时的最高采样速率。3、最高巡回通过速率：系统对某类全部模入通道的输入信号进行等采集周期巡回采集时的最高采集速率。中北大学信息商务学院2010届毕业设计说明书3系统的总体方案及硬件电路的设计3.1系统所实现的主要的技术指标1.通道数：单通道2.系统采样分辨率：8位3.系统采样速率：1MHz/s4.模拟信号动态范围：0V2.6V3.2系统总体方案本系统采用MCU+CPLD结构,系统由AT89C51单片机，ALTERA公司的MAX系列EPM570T144C5N，A/D芯片,RAM存储器构成。单片机按照系统的要求，对系统发送控制信号，对CPLD进行编程，处理后分模块送给A/D,RAM,D/A的控制端，完成A/D芯片,D/A芯片,RAM的启动、数据传输、停止等控制功能。最终得到数据结果送到RAM缓存中。通过D/A操作复显波形。3.2.1系统总体电路框架图单片机 Altera CPLDA/D控制模块A/D控制信号RAMRAM控制模块数据总线 数据总线地址总线D/A信号控制信号 控制信号D/A控制模块复位信号r/w图3.1 系统硬件框图3.3硬件电路的设计方案3.3.1系统模数转换模块的设计A/D转换器按器件工艺结构分：有组件型、混合型、单片式。其中单片式又根据转换器内部采用的有源器件晶体管的结构不同，可以分为双极型、MOS型和双极MOS型（主要是CMOS型)。本系统采用TLC5510,它是CMOS 8位,20MSPS模拟/数字转换器(ADC),它利用了半闪速结构,用单5V电源工作,消耗功率100MW,具有内部采样和保持电路,具有高阻抗方式的并行口以及内部基准电阻(内部基准电阻使用AD DA可以产生标准的2V满度转换范围),与闪速转换器(FLASH CONVERTERS)相比,半闪速结构减少了功率消耗和晶片尺寸。通过在2步过程中实现转换，可大大减少比较器的数目，转换数据的等待时间为2.5个时钟。131特点八位分辨率最高转换速率达20MSPS内部采样和保持功能单电源工作+5V低功耗127.5mW内部基准电压产生器 图3.2 TLC5510引脚排列图2、引脚功能AGND模拟地 CLK时钟输入DGND数字地 输出允许VDDA模拟电源 DID8数字输出VDDD数字电源 REFB REFBS基准电压底ANALOG IN模拟输入 REFT REFTS基准电压顶3、数据采集时序图CLK1为TLC5510的采样周期,由CLK(系统5MHZ晶振)分频得到为TLC5510的使能信号,低电平有效。DOUT为得到的8BIT数字信号。 图3.3 TCL5510功能时序图4、TLC5510的外围电路设计TLC5510的模拟信号的输入范围可以由REFB(参考电压底)和REFT(参考电压顶)来确定，我们选用其内部参考电压的外围电路连接，在器件内部有三个电阻分别连接在VDDA和REFTS，REFT和REFB，REFBS和AGND之间，内部的电阻使得电压参考端REFT=2.6V，电压参考端REFB=0.6V。图3.4 TLC5510外围电路连接3.3.2系统储存模块设计在数据采集电路中，有静态RAM实时存储、分时存储方案、双端口存储方案、先进先出存储等方案。本系统采用IDT7132存储器。双口RAM进行存储特点：在同一个芯片里，同一个存储单元具有相同的两套寻址机构和输入输出机构，可以通过两个端口对芯片中的任何一个地址作非同步的读和写操作，读写时间最快达到十几ns。当两个端口同时(5 ns以内)对芯片中同一个存储单元寻址时，芯片中有一个协调电路将参与协调。双端口存储器方案适用于小存储深度、数据实时处理的场合。由于双端口存储器本身具备了两套寻址系统，在电路设计时以免去在数据存储和读取时对地址时钟信号的切换问题的考虑，使数据变得简单和快捷。双口存储器的优点是能达到很高的传输速度(最快可达65 ns)，能随机存取，实时性强，接口比较简单，缺点是大容量的高速双口存储器很难得到并且价格昂贵。1、特性参数高存储速度-tAA(从地址到数据有效时间)=20ns低工作功率-550mW(在最高工作频率下)低COMS静态功率-5mW当未被选中时自动关闭与TTL兼容输入输出电平图3.5 IDT7132引脚图2、IDT7132控制时序描述课题采用IDT7132 ，器件存储容量为2048*8=16384字节,按照1MHZ信号的采集时间,周期1us,当1us* 2048=2.048ms后,RAM被写满，我们可以控制单片机比如一次采集过程2ms,采集2000个数据将被依次以队列的形式采集并存储在RAM中。同时将这些点输出给D/A。IDT 7132 从时序上看我们可以看出芯片由 R/信号控制下同时可以实现数据的存储与发送。系统的这一部分的实现也有2步，用单片机AT89C51实现控制，使用CPLD来完成处理。可编程逻辑器件CPLD工作速度很快，为ns量级，普通的单片机数据传送速率无法满足这个要求。IDT7312的时序与RAM的读写时序非常类似：当CPU选中DPRAM时，引脚出现下降沿，当控制线为高且R/为低时，CPU对内部存储单元进行写操作；而当控制线为低且R/为高时，CPU对内部存储单元进行读操作。左或右端口功能R/D7D0XHXZ掉电模式LLX数据输入数据写入存储器HLL数据输出存储器中数据输出HLHZ输出呈高阻态 图3.6 IDT7132读写控制字3、IDT7132的外围连接图图3.7 IDT7132外围连接图3.3.3单片机模块设计单片机是指一个集成在一块芯片上的完整计算机系统。尽管他的大部分功能集成在一块小芯片上，但是它具有一个完整计算机所需要的大部分部件：CPU、内存、内部和外部总线系统，目前大部分还会具有外存。同时集成诸如通讯接口、定时器，实时时钟等外围设备。而现在最强大的单片机系统甚至可以将声音、图像、网络、复杂的输入输出系统集成在一块芯片上4。目前单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能IC卡，民用豪华轿车的安全保障系统，录象机、摄象机、全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械了。因此，单片机的学习、开发与应用将造就一批计算机应用与智能化控制的科学家、工程师。本系统单片机控制部分包括系统清零和读出数据，本系统采用内置4Kb可擦写闪存的AT89C51单片机，它的指令系统与MCS.51完全兼容，存储器采用电擦写模式。其主要作用是：负责A/D转换过程的启动及完成控制；对自动存储于存储器内的采集数据进行处理，也可通过串行口或并行口传给PC机作进一步处理。1、单片机的I/O口的分配主要控制信号及功能：P1口：数据线；P0.0：系统清零，包括地址以及控制逻辑部分；P0.1：控制AD与存储器的连接和断开；P0.2：采集完成位；P0.3：读出数据地址信号控制；P0.4：存储器读写控制图3.8 AT89C51引脚图单片机的控制过程是这样的，首先控制A/D直接和存储器连接，接着给出系统清零信号，将地址和控制逻辑中的计数器清零，等待触发脉冲的到来，开始数据采集后，单片机查询采集是否完成，采集完成后，系统再一次清零，断开A/D和存储器的连接，控制地址发生器将存储在里面的数据读出，一次采集就完成了。1、 时钟电路单片机通过外接晶体引脚XTALl和XTAL2与单片机内的反相放大器构成振荡电路，如图3.9所示，我们选择内部方式，利用单片机内部的反相器作振荡电路，利用外接晶体作定时单元。2、复位电路可靠的复位对单片机系统的正常运行是必须的，在振荡电路运行时使RST引脚至少保持2个机器周期(24个振荡周期)为高电平，就实现一次复位操作，CPU响应此内部复位，在RST高电平的第二个机器周期时执行内部复位，并且在RST变低前的每个机器周期重复执行内部复位。在实际应用中，单片机通常采用两种形式的复位电路，一种是上电自动复位电路，另一种是按钮复位电路，为了在系统通电状态下随时复位单片机而不频繁通断其它芯片的电源，我们选择按钮复位电路，如图3.9所示。 图3.9 时钟及复位电路图上电瞬间，RC电路充电，RST引脚端出现正脉冲，只要RST端保持10ms以上高电平，就能使单片机有效复位。3.3.4串行接口设计EIARS-232C串行接口是微机系统中常用的外部总线标准接口，它的规范标准收录在美国电子工业协会工程部的建议标准第232号修改版C中，故称之为EIA RS-232。它以串行方式送信息，是用于数据通信设备DCE和数据终端设备DTE之问的串行接口总线。RS-232C串行接口总线一般应用于：设备之间的通信距离不大于30米，传送速率最大为20千位秒。在电气特性方面，RS-232C采用负逻辑，即“1”：-5V-15V；“O”：+5V+15V。由于TTL电平的“1”和“O”分别为2.4V和O.4V，因此，要用RS-232C总线进行通信时需外接电路，实现电平转换。在发送端将TTL电平转换成RS-232C电平，在接收端将RS-232C电平再转换成TTL电平。MAX232是一种常用的收发器，这种收发器由于它的内部有电荷泵电压变换器，可将+5V电源变换成为RS-232C所需的土10V电压，因而只要单一的+5v电源就可以实现电压的转换，符合RS-232C的技术规范，使用很方便，外电路只有四个0.1uF的电容。本系统中的串行13接口电路即采用MAX232芯片实现。如图3.10所示。图3.10 MAX232接口电路图3.3.5系统数模转换模块的设计经过A/D元件，存储器我们得到了一个数字信号，要在示波器上看到我们必须加上一个D/A电路将数字量转换为模拟量。课题采用TLC7524,8位D/A转换器，转换周期为100ns。（最大复现频率10MHZ1MHZ）只需要控制管脚/CS,/WR就可以达到控制效果。图3.11 数模转换以及放大电路的连接图3.3.6电源的设计由芯片资料可知，系统中使用的可编程芯片以及其它A/D和存储芯片都是采用+5V电源供电，这就给设计带来了方便，整个系统只要设计一个+5V的电源就可以了，电路原理如图3.12所示，通过稳压块MC805把电压降为稳定的+5V，输入电源电压可以是+535v的宽范围，同时通过输入端串接的二极管防止供电电源的接反，增强了系统的可靠性。图3.12 电源电路考虑到电路板工作频率较高，在电源电路的输入和输出端，除了使用lOOuf的电解电容进行去耦之外，还增加了O1uf的去耦电容。使得电路板供电干扰更小。4控制逻辑的设计及CPLD的实现4.1系统电路说明由CPLD产生需采集的输入另外产生提供的时钟信号，他将时钟信号给模数转换的以及数模芯片，用来提供采集的时钟以及需要采集的输入的信号，分100K/500K/1M/5M/10M。单片机主要用来提供地址的初始化以及系统的复位，另外CPLD提供同步的存储地址配置，使得数据可以达到实时传输实时存放的效果，数据采集流程即数据经过模数转换存储后再次数模转换得到预期结果。4.2系统中心处理模块的设计电子系统中心设计类似包括单片机的最小系统、基于EDA开发的FPGA或CPLD可编程高速系统、数码显示系统、键控系统、ROM/RAM存储系统、高频时钟系统、A/D转换系统和D/A转换系统等。当所有这些系统连成一协调的主控系统时，连线极为复杂、高速通道的连线技术、以及数模混合系统的抗干扰与单点接地技术要求很高，靠临时手工焊线，成功率低、可靠性差、费时费力，且技术指标难以上去，根据实际需要变更系统通道结构的灵活性也很差；特别是在电子系统设计中最后的设计完成前，当系统内FPGA/CPLD芯片中的逻辑资源尚缺一点即可大功告成时，则由于一时在短期内无法以更大逻辑资源的芯片更改已焊接好的FPGA或CPLD器件，而很可能导致前功尽弃、功亏一馈，令人扼腕痛惜的局面。CPLD的可以通过软件编程对其器件的结构和工作方式进行重构，能随时进行调整以满足产品升级的需要。在设计该系统时，应用VHDL语言完成系统的行为描述，应用综合软件对VHDL进行综合、仿真、下载到CPLD器件中。其硬件体系结构为高速数据采集与处理提供了一种新的思路，具体的设计场合，还可变换出多种形式的数据集系统，满足不同场合的应用。8在科技不断进步的今天,采用具有ISP(系统内编程)功能的CPLD(复杂的可编程逻辑器件)取代传统单片机外围的中、小规模的集成电路已经成为技术发展的必然趋势。这种器件无需拆卸即可在系统内重新配置逻辑功能，使数字系统的设计发生了革命性变化。所以将单片机与CPLD的结合，可以发挥各自的特点，制作出达到采集高频信号要求的系统。4.2.1CPLD的使用CPLD/FPGA（复杂可编程逻辑器件/现场可编程门阵列）为数字系统的设计带灵活性，兼有串/并行工作方式和高集成度,高速,高可靠性等明显的特点，CPLD/FPGA的时钟延迟可达纳秒级，结合其并行工作方式，CPLD可编程方案的优点如下： 逻辑和存储器资源丰富(Cypress Delta39K200的RAM超过480 Kb) 带冗余路由资源的灵活时序模型 改变引脚输出很灵活 可以装在系统上后重新编程 I/O数目多 具有可保证性能的集成存储器控制逻辑 提供单片CPLD和可编程PHY方案 由于有这些优点,设计建模成本低,可在设计过程的任一阶段添加设计或改变引脚输出,在超高速领域和实时测控方面有非常广泛的应用。本系统应用EPM570T144 图4.1 EPM570T144引脚图4.2.2专用逻辑控制CPLD控制器主要负责A/D转换并将转换得到的数据写入RAM中。对TLC5510的控制按照TLC5510数据手册给出的典型电路实现：在转换控制信号ADCLK的每一个下降沿开始采样，第n次采集的数据经过25个时钟周期的延迟之后，送到内部数据总线上。此时如果输出使能OE有效则数据便可被送至数据总线上。启动后A/D转换允须控制，将连续不断的以转换时钟频率输出转换后的并行8位数字信号。在转换过程中，CPLD同时控制采样数据写入RAM中，这样就必须考虑TLC5510采样和IDT7132写入的时序匹配。在设计中，首先对CLK5MHZ信号5分频得到1MHZ信号，将此信号作为TLC5510的采样时钟ADCLK。TLC5510在ADCLK的下降沿采样，CPLD在ADCLK的上升沿读取转换后的数据写入RAM中。(1)写地址产生器：由于IDT7132为2048*8=16384字节的RAM，故写地址产生器用15位寄存器实现。靠ADCLK时钟驱动，每进行一次写操作后，读写控制单元使其加1。写RAM操作发生在系统采样前的RAM单凡清零和采样过程中。(2)读地址产生器：读地址产生器也用15位寄存器实现。单片机每次发出读信号对RAM读操作后，读写控制单元使其加1，下次单片机从此位置读取数据。(3)读写控制：当需要对RAM进行写操作时，由CPLD控制产生写地址选通信号RAMWR，片选信号RAMCE，同时给数据线上送数据，而写地址选通信号上升沿到来时使写地址寄存器增1，使CPLD输出写地址。对RAM进行读操作相对较简单，在进行读操作期间，RAMCE始终为低电平。每进行一次读操作，地址按系统要求变化一次。4.2.3电子设计自动化(EDA)技术的概述和设计流程数字系统像其它电子系统一样，往往利用积木式的方法进行设计。由器件搭成电路板，由电路板搭成电子系统。在设计时，设计者没有灵活性可言，搭成的系统需要的芯片种类多且数目大。随着半导体技术和EDA技术的发展，传统的系统设计方法有了飞跃性的进步，在半导体技术方面，可编程技术被广泛应用到器件设计上，给数字设计带来很大的灵活性。现在构成数字系统仅需要三类“积木块”即微处理器、存储器和可编程逻辑器件。微处理器和存储器从问世以来就是一种可编程的器件。在电子系统中，以前尽管采用了微处理器和存储器，但仍然需要大量的中、小规模的数字集成电路来进行各种逻辑控制，直至最近10年，随着可编程逻辑器件的出现，才给逻辑控制提供了可编程的现实性和灵活性。由于器件可以进行编程，则硬件的设计便可以像设计软件那样方便。现在越来越多的设计者采用可编程逻辑器件实现逻辑控制，即用所谓CPU+RAM+CPLD(FPGA)的模式进行设计16。图4.2表示了传统的电子系统设计流程和基于芯片的设计流程18。可编程逻辑器件的出现，改变了传统的数字系统设计方法。传统的数字系统设计只能对电路板来实现系统功能。采用可编程器件则可以对器件进行设计，设计芯片来实现系统功能，这种方法称为基于芯片的设计方法。新的设计方法能够由设计者定义器件内部逻辑和管脚，将原来由电路板设计完成的大部分放在芯片设计中进行，这样不仅可通过芯片设计实现多种数字逻辑系统功能，而且由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和难度，从而有效地增强了设计的灵活性，提高了工作效率；同时，基于芯片的设计可以减少芯片的数量，缩小系统体积，降低能源消耗，提高系统的性能指标和可靠性。方案设计系统实现原理图PCB后仿真自动布局系统仿真元件符号库元件模型库制造PCB方案设计系统规划VHDL代码输入编译器功能仿真综合器时序仿真适配器变成文件CPLD/ASIC电路设计工作流程 EDA设计流程 图4.2 传统电子系统设计流程和基于芯片的设计流程在现代电子系统设计领域，EDA(Electronics Design Automation)已经逐渐成了电子系统的重要工具。无论是设计逻辑芯片还是数字系统，其设计作业的复杂程度都在不断增加，现今仅仅依靠手工进行数字系统设计己经不能满足要求，所有的设计工作都需要在计算机上借助EDA工具进行。EDA即电子设计自动化。所谓自动化是指利用计算机完成电子系统设计。EDA技术以计算机为工具，代替人完成数字系统的逻辑综合、布局布线和设计仿真等工作。设计者只需要完成对系统功能的描述，就可以由计算机软件进行处理，得到设计结果，修改设计如同修改软件一样方便。利用EDA工具进行设计，可以极大地提高设计的效率。EDA技术设计方法中，设计仿真是进行设计的主要手段。逻辑仿真工具能够验证设计的功能，时延仿真可以估计系统时延。高级的仿真工具还可以对系统的时延、驱动能力、电磁兼容特性、机械特性和热特性进行仿真。利用设计仿真工具，设计者可以预知设计的结果，减少设计的盲目性。可编程逻辑器件和EDA技术给今天的硬件设计者提供了强有力的工具。现在，只要拥有一台计算机、一套相应EDA软件和空白的可编程逻辑器件芯片，在实验室就可以完成数字系统的设计与生产。可以说，当今的数字系统设计离不开可编程逻辑器件和EDA设计工具。4.2.4可编逻辑器件和Altera可编程逻辑器件70年代发展起来的可编程逻辑器件(PLD)，发展至今已经有简单可编程逻辑器件(SPLD)、复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)等各种的器件。它们共同的特点是器件内的硬件逻辑可以借助计算机辅助设计的方法现场编程，从而大大的提高了硬件设计的灵活性，缩短了产品开发的时间。Altera公司一直致力于高密度可编程逻辑器件的研发与生产。其CPLD器件具有良好的性能、极高的密度和非常大的灵活性，它通过高集成度、多I/O容量及高速度为用户的各种需求提供有效的解决方案，极大地满足了对“可编程芯片系统”(System on aProgrammable Chip)日益增长的需求。Altera可编程器件除了具有PLD的一般特点外，还具有改进的结构、先进的处理技术、现代化的开发工具以及多种Mega功能选用等优点。4.2.5硬件描述语言VHDL众多软件公司研制开发了具有自己特色的电路硬件描述语言(Hardware Description Language，HDL)，但这些硬件描述语言必然有很大的差异，一旦选用某神语言作为输入工具就被束缚在这个环境之中，不能在众多的软件工具中选用一个最佳组合作为自己的最优设计环境。因此，需要开发一种强大的标准化的硬件描述语言作为可相交互的设计环境。美国国防部在80年代初提出TVHSIC(Very High Speed Integrated Circuit，超高速集成电路计划、其目的之一就是为了下一代集成电路的生产，实现阶段性的工业极限以及完成10万门级以上的设计而研制一种新的描述方法。1981年提出了一种新的HDL，称之为VHSIC Hardware Description Language简称为VHDL。使用VHDL描述电路的设计行为算法具有很多的优点：1、覆盖面广，描述能力强。VHDL使设计者的原始描述可以是非常简练的行为描述，经过层层细化求精，最终成为可直接付诸生产的电路级描述和版图参数描述，整个过程可以在VHDL的环境下进行。2、可读性好。既可以被计算机接受，也容易被人所理解。用VHDL书写的源文件，既是程序，又是文档，既是技术人员之间交换信息的文件，又可以作为合同签约者之间的文件。3、VHDL本身的生命周期长。因为VHDL的硬件描述与工艺技术无关，不会因为工艺变化而使描述过时。与工艺技术有关的参数可通过VHDL提供的类属加以描述，工艺改变时，只需修改相应程序中的类属参数即可。4、支持大规模设计的分解和已有设计的再利用。一个大规模设计不可能一个人独立完成，它将由多个人甚至多个项目共同完成。VHDL中的设计实体(Design entity)、程序包(Package)、设计库(Library)的概念为设计的分解和设计的在利用提供了有利的支持。5、VHDL既是IEEE承认的标准，又得到众多的EDA公司的支持，已经成为通用的硬件描述语言。4.2.6可编程逻辑器件内部功能的VHDL实现parameter N=17H7FF.预定采集数据个数assign ADO