清华电子系电子电路2习题课第11讲时序逻辑电路习题讲解.pdf

电子电路与系统基础电子电路与系统基础II 习题课第十一讲习题课第十一讲 期中考题讲解期中考题讲解 数字电路的状态记忆单元数字电路的状态记忆单元 习题讲解习题讲解 李国林李国林 清华大学电子工程系清华大学电子工程系 大纲大纲 期中考题讲解期中考题讲解 数字电路的状态记忆单元数字电路的状态记忆单元 作业讲解作业讲解 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 2 期中考试情况期中考试情况 258人参加考试人参加考试 卷满分卷满分108分，最高分，最高分？分？ 平均分平均分：？：？ 90分以上分以上 ？ 80分以上分以上 ？ 70分以上分以上 ？ 60分以上分以上 ？ 60分以下分以下 ？ 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 3 大纲大纲 期中考题讲解期中考题讲解 数字电路的状态记忆单元数字电路的状态记忆单元 作业讲解作业讲解 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 4 数数 字字 电电 路路 中中 的的 记记 忆忆 单单 元元 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 i v f v e v R 1 sC 1 i 无记忆元件无记忆元件 记忆元件记忆元件 动动 态态 电电 路路 组合逻辑电路组合逻辑电路 状态记忆单元状态记忆单元 当前逻辑输入当前逻辑输入 当前状态输入当前状态输入 前一状态的反馈输入前一状态的反馈输入 电阻电路电阻电路 时时 序序 逻逻 辑辑 电电 路路 Combinational logic circuits Sequential logic circuits Resistive circuits Dynamic circuits 当前逻辑输出当前逻辑输出 当前状态输出当前状态输出 o v 5 电阻电路处理的电阻电路处理的 信号被电容、电信号被电容、电 感等记忆元件存感等记忆元件存 储下来，用于下储下来，用于下 一时刻的电阻即一时刻的电阻即 时处理，从而形时处理，从而形 成动态电路：由成动态电路：由 于存储（记忆），于存储（记忆）， 而有状态，有延而有状态，有延 时效应，有频率时效应，有频率 效应效应 组合逻辑电路处组合逻辑电路处 理的逻辑信号被理的逻辑信号被 状态记忆单元存状态记忆单元存 储下来，用于下储下来，用于下 一时刻的逻辑处一时刻的逻辑处 理，从而形成时理，从而形成时 序逻辑：由于存序逻辑：由于存 储记忆，而有状储记忆，而有状 态，有时序效应态，有时序效应 Storage Element 分类分类 时序逻辑电路中的状态记忆单元，可分三类时序逻辑电路中的状态记忆单元，可分三类 双稳态：双稳态：bistable 这类记忆单元具有两个稳定状态，用于记忆状态这类记忆单元具有两个稳定状态，用于记忆状态0和状态和状态1 双稳态记忆单元是计算机系统中最常见的状态记忆单元双稳态记忆单元是计算机系统中最常见的状态记忆单元 单稳态：单稳态：monostable 这类记忆单元只有一个稳定状态，如果在强干扰下偏离了稳定这类记忆单元只有一个稳定状态，如果在强干扰下偏离了稳定 状态，经过一定时间后，该类记忆单元会返回到这个稳定状态状态，经过一定时间后，该类记忆单元会返回到这个稳定状态 单稳态记忆单元可用来实现定时、振荡等功能单稳态记忆单元可用来实现定时、振荡等功能 无稳态：无稳态：astable 这类记忆单元没有可以保持的稳定状态，因而只能在状态间来这类记忆单元没有可以保持的稳定状态，因而只能在状态间来 回转换，从而形成振荡回转换，从而形成振荡 无稳态记忆单元可用来实现振荡功能无稳态记忆单元可用来实现振荡功能 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 6 SR 锁锁 存存 器器 时时 域域 锁锁 存存 波波 形形 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 7 S R Q Q S R Q Q 0 0 Q Q 1 0 1 0 0 1 0 1 1 1 0 0 S R Q Q 假设门延时极小，假设门延时极小， 可以忽略不计可以忽略不计 置位操作置位操作 置位操作置位操作 复位操作复位操作 D 锁锁 存存 器器 时时 域域 锁锁 存存 波波 形形 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 8 D CLK Q Q 假设门延时极小，假设门延时极小， 可以忽略不计可以忽略不计 高电平高电平 直通直通 D Q Q 0 0 1 1 1 0 D Q Q 0 Q Q 1 Q Q 1CLK 0CLK S R Q Q D CLK 低电平低电平 保持保持 八八 管管 方方 案案 李国林 电子电路与系统基础 D QQ CLK CLK CLK CLK DD V DD V 开关开关 CLK=1：导通：导通 开关开关 CLK=0：导通：导通 反相器反相器 级联反相器：存储状态级联反相器：存储状态 清华大学电子工程系 2014年秋季学期 9 D 触触 发发 器器 时时 域域 触触 发发 波波 形形 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 10 D CLK Q Q 上升沿上升沿 打入打入 DQ QCLK D Qn+1 CLK Qn D Qn 作业作业01 计数器设计的后验算计数器设计的后验算 课件设计的课件设计的5状态计数器，采用状态计数器，采用3个个D触发器触发器 作为记忆单元，作为记忆单元，3个个D触发器共具触发器共具8个状态，个状态， 其中有其中有3个状态是不用的，确认剩下的个状态是不用的，确认剩下的3个个 状态可并入到状态转移图中状态可并入到状态转移图中 如果这如果这3个状态形成了自闭合的状态转移，形个状态形成了自闭合的状态转移，形 成了自闭合的状态空间，则设计是有问题的，成了自闭合的状态空间，则设计是有问题的， 因为加电后初始状态可能是这因为加电后初始状态可能是这3个状态之一个状态之一 如果出现这种情况，计数器设计需要有某种机制使如果出现这种情况，计数器设计需要有某种机制使 得它自动进入设计的状态空间中得它自动进入设计的状态空间中 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 11 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 S2 S1 S0 D2 D1 D0 0 0 0 0 6 1 1 0 1 0 0 1 6 1 1 0 2 0 1 0 6 1 1 0 3 0 1 1 2 0 1 0 4 1 0 0 5 1 0 1 5 1 0 1 7 1 1 1 6 1 1 0 5 1 0 1 7 1 1 1 3 0 1 1 S2S1 S0 0 1 00 01 1 0 11 1 0 10 1 102 SSD 2 D S2S1 S0 0 1 00 01 1 1 11 0 1 10 1 201 SSD 1 D S2S1 S0 0 1 00 01 0 0 11 1 1 10 1 0 D 20 SD 12 5 101 7 111 3 011 2 010 6 110 1 001 4 100 0 000 作业作业 02 采用和课件完全相同的处理手法，请用采用和课件完全相同的处理手法，请用D触发器触发器 设计一个设计一个4bit的十计数器，该计数器在时钟驱动下，的十计数器，该计数器在时钟驱动下， 可以依次循环输出可以依次循环输出0,1,2,3,4,5,6,7,8,9 画状态转移图画状态转移图 设计组合逻辑电路设计组合逻辑电路 检查剩余状态是否可自动进入设计的状态空间，否则重检查剩余状态是否可自动进入设计的状态空间，否则重 新设计新设计 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 13 S3 S2 S1 S0 D3 D2 D1 D0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 2 0 0 1 0 2 0 0 1 0 3 0 0 1 1 3 0 0 1 1 4 0 1 0 0 4 0 1 0 0 5 0 1 0 1 5 0 1 0 1 6 0 1 1 0 6 0 1 1 0 7 0 1 1 1 7 0 1 1 1 8 1 0 0 0 8 1 0 0 0 9 1 0 0 1 9 1 0 0 1 0 0 0 0 0 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 14 当前状态当前状态 下一状态下一状态组合逻辑运算输出组合逻辑运算输出 15 S3S2 S1S0 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 10 1 0 S3S2 S1S0 00 01 11 10 00 0 0 1 0 01 1 1 0 1 11 10 0 0 S3S2 S1S0 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 10 0 0 S3S2 S1S0 00 01 11 10 00 1 0 0 1 01 1 0 0 1 11 10 1 0 3 D 321030 DS S SS S 131010 DS S SS S 2 D 1 D 0 D 00 DS 02012122 SSSSSSSD S3 S2 S1 S0 D3 D2 D1 D0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 2 0 0 1 0 2 0 0 1 0 3 0 0 1 1 3 0 0 1 1 4 0 1 0 0 4 0 1 0 0 5 0 1 0 1 5 0 1 0 1 6 0 1 1 0 6 0 1 1 0 7 0 1 1 1 7 0 1 1 1 8 1 0 0 0 8 1 0 0 0 9 1 0 0 1 9 1 0 0 1 0 0 0 0 0 10 1 0 1 0 11 1 0 1 1 11 1 0 1 1 4 0 1 0 0 12 1 1 0 0 13 1 1 0 1 13 1 1 0 1 4 0 1 0 0 14 1 1 1 0 15 1 1 1 1 15 1 1 1 1 8 1 0 0 0 16 当前状态当前状态 下一状态下一状态组合逻辑运算组合逻辑运算 S3S2 S1S0 00 01 11 10 00 0 0 0 0 01 0 0 1 0 11 1 0 1 1 10 1 0 0 1 3 D S3S2 S1S0 00 01 11 10 00 0 0 1 0 01 1 1 0 1 11 1 1 0 1 10 0 0 1 0 2 D S3S2 S1S0 00 01 11 10 00 0 1 0 1 01 0 1 0 1 11 0 0 0 1 10 0 0 0 1 1 D S3S2 S1S0 00 01 11 10 00 1 0 0 1 01 1 0 0 1 11 1 0 0 1 10 1 0 0 1 0 D 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 1001 17 11 1011 12 1100 10 1010 13 1101 15 1111 14 1110 状态转移图状态转移图 18 3 DQ Q CLK 2 DQ Q 1 DQ Q 0 DQ Q 321030 DS S SS S 22121020 DS SS S SS S 131010 DS S SS S 00 DS 0 S 1 S 2 S 3 S 时序逻辑设计时序逻辑设计 转化为转化为 组合逻辑设计组合逻辑设计 动态电路设计的核心是电阻电路设计动态电路设计的核心是电阻电路设计 03请用请用D触发器实现触发器实现2分频器分频器 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 19 1 0 0 1 1 0 S0 D0 0 1 1 0 00 SD DQ QCLK 时钟输入时钟输入 分频分频 输出输出 清华大学电子工程系 2012年秋季学期 作业作业04 顺序计数器顺序计数器 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 20 21 DQ QCLK 时钟时钟 DQ QCLK 2分频时钟分频时钟 DQ QCLK 4分频时钟分频时钟 DQ QCLK 8分频时钟分频时钟 A Q B Q C Q D Q 注意是数据的下降沿翻转，因此用注意是数据的下降沿翻转，因此用Q非连接时钟非连接时钟 李国林 电子电路与系统基础 清华大学电子工程系 2014年秋季学期 22 DQ QCLK 时钟时钟 DQ QCLK 2分频时钟分频时钟 DQ QCLK 4分频时钟分频时钟 DQ QCLK 8分频时钟分频时钟 A Q B Q C Q D Q CLK A Q A Q B Q B Q C Q C Q D Q 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0