利用FPGA实现长线接口通信-答辩稿

课题的任务、要求及具体工作内容 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 课题 的 任务 通过研究长线接口通信硬件组成及软件实现，了解长线接口通信对于数据采集地面测试系统的重要意义。 课题的要求 利用 口通信，能够进行控制命令的发送，数据的高速并行读取。 使 用9，采用 合，进行必要的仿真，完成实验样机。 具体工作内容 1、设计出原理图，并绘制出 2、用 的软件设计，实现控制命令的发送，数据的读取，要求保证数据 的完整可靠，低误码率； 3、调试出实验样机，并通过一定的实验对其功能进行测试； 4、翻译相关外文科技论文一篇，并撰写毕业论文。 毕业设计课题的任务与要求 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 ，并且可以向采编器、存储器发送控制命令，如记录器复位、开始记录、读请求等命令。 如图所示，长线接口模块由并行长线接口电路、备用读数接口、主控逻辑电路、状态指示电路以及一些外围电路组成。 系统组成框图 状 态 指 示存 储 器备用读数长线接口模块电 源上 位 机采 编 器并 行 长 线 接 口主 控 逻 辑 电 路 毕业设计课题的任务与要求 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 。 主控逻辑电路设计 P L - 2 6 3 1 光 耦H C P L - 2 6 3 1 光 耦D 7 D 0 / L c l 控 制状 态 指 示备 用 读 数D 7 D 0U S B 接 口D 7 D 0U S B 控 制， 因为 包含内核电压、 I/ I/ 电源模块设计 出电路 ： 电源模块设计 ， 供了多种下载配置模式。 本设计采用主串行配置电路，如图所示。 可编程逻辑器件配置接口电路设计 M 0M 1 M 2S p a r t a n - 3M a s t e rS e r i a L O G _ N T U O G _ I T _ R E S E T / O O 置电路 ： 并行长线接口的设计与实现 并行长线接口硬件电路图 R 13 3 03 . 3 VV i n 112345678U 1W 5 5 0 0W 5 V G N P L - 2 6 3 1W 5 D V D 1 N P L - 2 6 3 1R 23 3 0V i n 2R 45 0 0R 61 3 VV o u t 1，它既负责 实现主机和 上位机U S 数 据接 口状 态命 令主 控 逻 辑（ F P G A ） 毕业设计课题的任务与要求 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 “ 预热 ” 技术 并行数据传输启动的瞬间，会由于光耦没有完全导通，导致刚开始时数据丢失，时钟信号出现畸变，如图所示。 L c l kL c l k（ a）正常的下传 （ b）畸变的下传 为了避免该情况的发生， 可 采用 硬件或软件方式 来解决。 “ 预热 ” 技术 通过硬件方式来实现 ： W 5 VV i V C P L - 2 6 3 1V o u 1 5 N 3 3 03 . 3 “ 预热 ” 技术 通过 软件 方式来实现 ： 在编写程序时考虑在产生第几个时钟信号的时候，适当的加宽其高低电平的脉宽，即降低其频率，实现 “ 先慢后快 ” 。 F o s cL c l ， 采用 积分电路（具有施密特功能的门电路 54消除 ： 12345678H C P L - 2 6 3 13 3 03 . 3 输 入12345678H C P L - 2 6 3 1V C 3 输 出3 H C 1 4 H C 1 4 AV C 0 0硬件消抖电路 。 u i u o t p 整形前后的波形 延时比较法： 延时比较法流程图 读 取 受 扰 信 号 N 个 时 钟 周 期 化 为 态 读 取 。 长线 接口模块功能单元内部使用 8位数据宽度， 4线接口模块接收到主 控 模块 下发 的命令数据后，根据主控卡发出的仲裁信号，将数据写入相应分区的内部 毕业设计课题的任务与要求 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 ： 下载盒 U 接上位机 加载 程序 程序下载连接图 ： ，需对读取的数据进行检测。 数据检查软件界面 ， 可以通过上位机软件查看并绘制该数据的波形。 读取的递增数据 毕业设计课题的任务与要求 长线接口模块方案设计 硬件电路及逻辑控制设计与实现 关键技术分析与设计 实验测试 结论与展望 、工作稳定可靠、对传输线路及电连接器的依赖较弱、电磁兼容能力强。 实 验测试阶段，该长线接口模块