哈尔滨工业大学研究生试题.doc

- -哈尔滨工业大学 研究生试题- -哈尔滨工业大学1999年研究生试题考试科目：专业综合 报考专业：计算机系统结构、计算机软件与理论、计算机应用技术模式识别与智能系统 一：填空题（12分） 1. 设寄存器位数为16位（含1位符号位），若机器完成一次加法和移位各需100nS，则实现Booth算法最多需 3200 nS；实现补码除法时，若将上商和移位同时进行，则需 3200 nS。 2. 当 响应中断的 条件成立时，CPU可以在 当前指令完成时 时响应中断请求，此时CPU执行 压栈 指令，完成 保护断点的 操作。 3. Cache 、 主存 和 辅存 组成三级存储系统，分级的目的是 提高存储系统的速度、扩大存储系统的容量 。 4. 64位的全加器，以4位为一小组，16位为一大组，大组内包括4个小组。设与非门的级延时时间为20nS，与或非门的延时时间为30nS。当di(di=AiBi)和ti(ti=Ai+Bi)形成后，采用单重和双重分组跳跃进位链，产生全部进位的时间分别为 200 nS和 100 nS。 5. 某机指令字长为32位，共有105种操作，且CPU内有16个32位的通用寄存器。如果主存可以直接或间接寻址，采用寄存器-存储器型指令，能直接寻址的地址范围是 2M 。若除直接、间接寻址外，还能采用通用寄存器作为基址寄存器，画出寄存器-存储器型的指令格式 OP reg, men ，它可寻址的最大地址范围是 4G 。若改为半字长指令，操作码位数不变，则相对寻址的位移量范围是 32 （用十进制数表示）。 二：（10分） 1. 微操作和微指令有何区别？。 2. 写出完成一条ADD R（R为寄存器）指令，组合逻辑控制器所需发出的全部微操作命令及节拍安排。 3.若采用微程序控制，需要增加哪些微操作命令？ 1. 微操作是让计算机的功能部件完成相应功能操作的具体命令，微指令是能同时完成的微操作的集合。 2. 完成一条ADD R指令可以分为取指令、译码并取操作数、计算并存结果三个机器周期来完成。 在取指令周期中，需要发出将PC指针的内容送到地址总线、给存储器加读操作信号、从存储器中取出的指令经数据号总线送到指令寄存器IR、PC+1等微操作命令。 在译码并取操作数周期中，需要有将指令中的地址码送到地址总线、给存储器加读操作信号、从存储器中取出的数据经数据总线传送到运算器的数据寄存器中等微操作命令。 在计算并存结果周期中，需要有将X寄存器中的内容送到运算器、将数据寄存器中的内容送到运算器、让运算器作加运算、将运算的结果送到X寄存器中等微操作命令。 3.若采用微程序控制，需要增加控制微指令地址寄存器的微操作命令。 三：设某微机的寻址范围是64K字，存储字长为8位。CPU用MREQ作访存控制命令，用R/W作读写命令信号。现有下列芯片：RAM 2K*8位；4K*8位；8K*8位；ROM 2K*8位；8K*8位，3-8译码器及各种门电路（门电路自定），试画出CPU和存储器芯片的连接图。要求： 1. 最小8K地址空间为系统程序区，与之相邻的4K地址是系统程序工作区，最大8K地址空间为用户程序区。2. 详细画出存储芯片的片选逻辑，并指出存储芯片的种类及片数。 （12分） 四：简述DMA方式和程序中断方式的特点，并说明 DMA方式中有无中断请求？为什么？（6分） DMA方式是在I/O设备与CPU之间建立一个专用的数据通道，由专门的硬件（DMAC）来控制数据的传送。适用于高速的I/O设备与CPU之间成批地交换数据。 程序中断方式是在程序中以中断的方式来进行数据的传输，每次中断传输一个字或一个字节的内容，适用于低速的I/O设备与CPU之间交换数据。 DMA方式中有中断请求，因为DMA的预处理和后处理需要用中断的方式请求CPU操作。哈尔滨工业大学1999年研究生试题考试科目：计算机原理 报考专业：模式识别与智能系统 一：回答下列各题（22分） 1. 微机中为减少CPU芯片引脚数，减少指令执行时间并缩短指令编码长度，都采用了什么方法？（4分） 为减少芯片引脚，而使引脚复用，例如：低8位地址与数据复用引脚。 为缩短指令编码长度，而设计了多种寻址方式。 为加速指令执行，而采用了指令预取技术，将取指令的操作和执行指令的操作重叠进行。2. 有信息位7位1011011，其汉明码（采用奇校验）应该是什么样的？若在信息位的第三位上出现错误，怎么纠错？（10分）设：汉明码具有一位纠错能力 则： 2r - 1 k + r 由题义：k = 7 r 取 4 海明码为 12 位 若在信息位的第三位上出现错误H11H10H9 H8 H7 H6 H5 H4 H3 H2 H1 则指误字为：D7 D6 D5 P4 D4 D3 D2 P3 D1 P2 P1 S1=0 S2=1 S3=1 S4=0 P4 P4 P4 P3 P3 P3 P2 纠错电路如下：P2 P2 P1 P2 P2 P1 P1 P1 P1P1 = D1D2D4D5D7 = 11111 = 0P2 = D1D3D4D6D7 = 10101 = 0P3 = D2 D3 D4 = 0 0 1 = 0P4 = D5 D6 D7 = 0 0 1 = 0得：海明码为 101 0 101 0 1 0 0 3. 若8086工作在最小模式下，CPU的引脚信号有：BHE/S7、RD、WR、M/IO、DT/R。当完成将AX中的内容送到物理地址为20000H的存储单元时，或者当CPU完成的操作是将物理地址为20001H的存储单元内容传送到寄存器CL中时，分别有哪些引脚信号处于低电平？(5分） 答：当完成将AX中的内容送到物理地址为20000H的存储单元时，WR信号为低电平； 当CPU完成的操作是将物理地址为20001H的存储单元内容传送到寄存器CL中时， RD 和 DT/R信号为低电平4. 衡量计算机的性能指标主要有哪些（答主要三项指标）？并说明为什么。（3分）二：设某微型机的寻址范围为64K，其存储器选择信号为M，接有8片8K的存储器，试回答下列问题：（16分） 1. 画出片选译码逻辑图。2. 写出每片RAM的寻址范围。3. 如果运行时发现不论往哪片存储器存放8K数据，以A000H起始地址的存储芯片都有与之相同的数据，分析故障原因。 答：A000H起始地址的存储芯片的片选线与译码器的连接线断，并搭接到低电平上。 4. 若发现译码中的地址线A13与CPU断线，并搭接到高电平上的故障，问后果如何？答：由CS0、CS2、CS4、CS6 选择的存储器将不能被选中工作。 三：设有虚拟CPU X ，在一个总线周期内执行一条加法指令ADD M，R，其中M为某个内存单元，R为某个寄存器，X的总线周期由4个时钟周期组成，每个时钟周期从下降沿开始。X可以发出读信号RD，写信号WR，地址锁存信号ALE，地址信号A0-Am，发出或接收数据信号D0-Dn。当执行上述加法指令时，试设计总线上各信号A0-Am、D0-Dn、ALE、RD、WR的合理时序，并说明理由。假设指令已经取在CPU中。（10分） 答：在X的总线周期的第1个时钟周期，A0-Am、ALE信号有效，送源操作数M的地址 在X的总线周期的第2个时钟周期，D0-Dn、RD信号有效，取源操作数址在X的总线周期的第4个时钟周期，D0-Dn、WR信号有效，保存结果四：在中断优先权判优的排队电路中有一种用比较器实现的方案，其逻辑示意图如下：当输入的3位（8级）中断优先权编码大于当前优先权编码时，输出为高电平，否则为低电平。优先级从高到低的次序为111到000，试用与、或、非、异或门设计比较器内部的逻辑电路。（10分） 五：8086/8088的中断向量表的结构是怎样的？在中断过程中如何使用它？（5分） 在0地址开始的连续1KB存放着256个中断向量，每个中断向量占用4个字节，存放着相应的中断服务程序的入口地址CS:IP。 在中断过程中根据中断向量号，从中断向量表中取出相应的中断服务程序的入口地址送到CS:IP，转移到中断服务程序。 六：PC机中有一个扬声器，可以发出约1KHz的音频信号。若采用8253来实现，时钟频率为4.77MHz，请问应如何设计8253计数寄存器的初值？应工作在哪种模式上？（5分） 8253计数寄存器的初值为：4.77MHz / 1KHz = 4770 应工作在：方式3（输出方波） 七：异步串行通信的数据格式是怎么样的？请画出并说明为什么这一种格式可以保证数据传送的可靠性？（10分） 异步串行通信的数据格式如右图所示： 为了保证数据传送的可靠性，接收方设置了对某些错误的检测功能。（如：奇偶错、超越错、幀格式错等） 八：解释下列指令组：（5分） MOV AX，1234H ；将立即数1234H送到寄存器AX MOV DX，0123H ；将立即数0123H送到寄存器DX OUT DX，AL ；将AL中的内容（34H）送到DX所指定的端口（端口号0123H） IN AX，DX ；从DX所指定的端口（端口号0123H）读入16位数据到AX IN AL，DX ；从DX所指定的端口（端口号0123H）读入8位数据到AL 九：在字节型的字符串STRING（长度为20个字符）中找出全部a符，均用A替代，下面为该程序段，请在 线上填空，以完成该功能。（7分） CLD LEA DI ，STRING MOV CX，20 J1：MOV AL，a REPNS SCASB JCXZ NOT-FOUND MOV AL，A DEC DL STOSB JMP J1 NOT-FOUND： 十：分别画出8086和8088的存储器接口图，并说明CPU与存储器之间的规则字、非规则字、字节的传输过程。（10分） 8086和8088的存储器接口图分别如下： 8086CPU与存储器之间的数据传输，可以按字、也可以按字节进行。8088CPU与存储器之间的数据传输，只可以按字节进行，要传输一个字的数据必须分两次进行。 哈尔滨工业大学2000年研究生试题考试科目：计算机原理 报考专业：计算机科学与技术 一：简答题（20分） 1. 设32位长的浮点数，其中阶符1位，阶码7位，数符1位，尾数23位。分别写出机器数采用原码和补码表示时，所对应的最接近于0的十进制负数。 原码表示时，最接近于0的十进制负数为：-( 1-2-23 ) * 2 -128 补码表示时，最接近于0的十进制负数为：- 2-1 * 2 -128 = - 2 -129 2. 试问采用什么样的机器数形式可用全0表示浮点数的机器零。 答：补码 3. 在整数定点机中，若寄存器的内容为80H，当它分别代表原码、补码、反码和无符号数时，所对应的十进制数各为多少？ 原码：-0 补码 ： -128 反码： -127 无符号数：128 4. 简述存储系统的层次结构，说明每个层次所起的作用。 存储系统可分为三个层次：Cache - 主存 - 辅存 在计算机中，主存是必不可少的，当前正在执行的程序和数据都必须放在主存中。 Cache的引入，是为了解决速度与价格之间的矛盾，加快存储系统提供给cpu指令和数据的速度，让计算机拥有Cache的速度和主存的容量。 辅存的引入，是为了解决容量与价格之间的矛盾，用来存放大量的暂时不用的程序和数据。 5. 设A、X、Q均为n+1位的寄存器（n为最低位），机器数采用1位符号位。若除法开始时操作数已放在合适的位置，试用传送表达式（或其他方法）分别描述原码除和补码除商符的形成过程。 原码除：符号位不参加运算，商符是用专门的电路来形成的。 QS = AS XS 补码除：符号位参加运算，商符是在第一次试商时生成的。 6. 若机器数字长为32位（含1位符号位），当机器做原码一位乘，原码两位乘，补码Booth算法和补码除法时，其加法和移位的最多次数各为多少？ 原码一位乘时，其加法和移位的最多次数为：31 原码两位乘时，其加法和移位的最多次数为：16 补码Booth算法时，其加法和移位的最多次数为：32 补码除法时，其加法和移位的最多次数为：32 二：（8分） 某机存储字长为16位，采用一地址格式的指令系统，允许直接、间接、变址、基址寻址，且变址寄存器和基址寄存器均为16位，试回答： 1. 若采用单字指令，共能完成108种操作，画出指令格式，并指出直接寻址和一次间址的寻址范围各是多少？ 指令格式为：操作码（7位）地址码（9位） 直接寻址的寻址范围是：29= 512 一次间址的寻址范围是：216 = 64K 2. 若采用双字指令，操作码位数和寻址方式不变，指令可直接寻址的范围又是多少？画出去指令格式。 指令可直接寻址的范围是：225 = 32M 指令格式为：操作码（7位）地址码（25位） 3. 若存储字长不变，可采用什么方法访问容量为8MB的主存任一地址单元，说明理由。 对单字指令，直接寻址和一次间址的寻址范围都不能满足需要，为了扩大寻址范围，可采用页面选择技术，将8MB的空间划分为216个页面，访问时，用一个寄存器来提供页面地址，在指令的地址码中给出页内地址。 对双字指令，直接寻址的范围是：225 = 32M，已能满足需要，可采用直接寻址方式。 三：（8分）你知道有几种进位电路？各有何特点？若机器字长为32位，画出最快的一种进位链框图（不必画出具体的连接图），并在框图中标出每一个进位的名称。 进位电路一般有串行进位和并行进位。 串行进位，要等低端电路运算结束后才能得到进位信号，运算速度慢。 并行进位，又叫超前进位，不等低端电路运算结束就能得到进位信号，运算速度快。 四：（10分） 1. CPU进入中断响应时期要完成什么操作？这些操作由谁完成？ CPU进入中断响应时期要： 查询中断设备码：由硬件（中断排队电路）或软件（中断查询程序）来完成。 保护断点和现场： 保护断点由硬件来完成； 保护现场由软件来完成。 中断服务：由软件完成。 恢复断点和现场：恢复断点由硬件来完成； 恢复现场由软件来完成。 中断返回：由硬件来完成。 2. 欲实现多重中断，CPU需配置哪些硬件？各有何作用？ 实现多重中断的基本条件是：中断源要有优先等级。级别高的中断源可以中断级别低的，以实现嵌套。这就需要有排队判优电路的支持。 五：（8分） 1. 比较DMA方式和程序中断方式。 DMA方式是在I/O设备与CPU之间建立一个专用的数据通道，由专门的硬件（DMAC）来控制数据的传送。适用于高速的I/O设备与CPU之间成批地交换数据。 程序中断方式是在程序中以中断的方式来进行数据的传输，每次中断传输一个字或一个字节的内容，适用于低速的I/O设备与CPU之间交换数据。 2. DMA方式中有无中断请求？为什么？ DMA方式中有中断请求，因为DMA的预处理和后处理需要用中断的方式请求CPU操作。 六：（12分） 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号，R/W作读写命令信号，自选各类存储芯片，画出CPU与存储芯片的连接图。要求： 1. 最大8K地址是系统程序区，与之相邻的8K地址是系统程序工作区，最小16K地址为用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制数表示）。3. 用138译码器或其它门电路（门电路自定） 详细画出存储芯片的片选逻辑。 七：（14分） 1. 画出微程序控制器框图。 2. 写出完成一条ADD X, D（X为变址寄存器，D为主存地址）指令，微程序控制器所需发出的全部微操作命令及节拍安排。 3. 简述微指令的控制方式，各有何特点？ 4. 微程序控制和组合逻辑控制哪一种速度更快？为什么？1. 微程序控制器框图如右： 2.完成一条ADD X, D指令，可以分为取指令、译码并取操作数、计算并存结果三条微指令来完成。 在取指微指令中，需要发出将PC指针的内容送到地址总线、给存储器加读操作信号、从存储器中取出的指令经数据号总线送到指令寄存器IR、PC+1等微操作命令。 在译码并取操作数微指令中，需要有将指令中的地址码送到地址总线、给存储器加读操作信号、从存储器中取出的数据经数据总线传送到运算器的数据寄存器中等微操作命令。 在计算并存结果微指令中，需要有将X寄存器中的内容送到运算器、将数据寄存器中的内容送到运算器、让运算器作加运算、将运算的结果送到X寄存器中等微操作命令。 3. 微指令的控制方式有：垂直型和水平型 垂直型微指令的特点是：不强调并行处理能力，微指令长度短，速度慢。 水平型微指令的特点是：强调并行处理能力，微指令长度长，速度快。 4. 组合逻辑控制速度更快。因为它是完全由硬件来实现的。 八：（12分） 已知数据在主存中的分别如下：地址0200H0201H0202H0203H0204H0205H0206H0207H内容11H84H33H44H22H83HF3H4CH 分析下列程序，并回答： 1. 在含有“；”号的指令后面注明该指令执行什么操作。 2. 程序执行前各段值相同，SP=FFEEH，IP=0100H。当程序运行到IP=0301H时，SP=?，写出堆栈中的内容。 3. 当IP=030EH时，堆栈中的内容是什么？AX=？ 4. 当IP=0119H时，写出AX、BX、CX和0208H020BH地址单元中的内容。 CS:0100H MOV AX, 21ABH ;将立即数21ABH赋给AX 0103H MOV BX, 0208H 0106H LEA SI, 0200H ;设置源变址指针 010AH LEA DI, 0204H 010EH MOV CX, 4 0111H CLC ;进位标志C清零 0112H CALL 0300H ;调用子程序 0115H SUB AX, 1234H ;将AX中的内容减去1234H, AX = 0F77H 0118H NOP ;空操作 0119H ;AX = 0F77H BX = 020CH CX = 0 (0208H) = 33H (0209H) = 07H (020AH) = 26H (020BH) = 90H 0300H PUSH AX ;将AX中的内容压入堆栈保护 0301H MOV AL, SI ;将SI指向的地址中的内容传输给AL , 此时SP = FFECH 堆栈中：(FFECH)=ABH (FFEDH)=21H 0303H ADC AL, DI ;将SI指向的地址中的内容加到AL中（带进位加） 0305H MOV BX, AL ;将AL中的内容传送到BX指向的地址中 0307H INC SI ;源变址指针SI加1 0308H INC BX 0309H INC DI 030AH DEC CX ;计数器CX减1 030BH JNZ 0301H ;若CX0则转移（实现循环），CX0退出循环 030DH POP AX ;从堆栈中取出数据恢复AX 030EH RET ; 子程序返回. 此时SP = FFEEH 堆栈中无数据。 AX = 21ABH 九：（8分） 用汇编语言编写一个显示字符串“ABCDE”，并将该字符串转换成小写字母存在另一存储区的程序。（要求源程序具有典型汇编译源程序的结构） DATA SEGMENT SOUR1 DB ABCD SOUR2 DB 4 DUP(?) DATA ENDS CODE SEGMENT ASSUME CS:CODE DS:DATA START: MOV AX, DATA MOV DS, AX MOV SI, OFFSET SOUR1 MOV DI, OFFSET SOUR2 MOV CX, 4 LOOP1: MOV AL, SI MOV DL, AL MOV AH,2 INT 21H SUB AL, 20H MOV DI, AL INC DI INC SI LOOP LOOP1 CODE ENDS END START哈尔滨工业大学2001年研究生试题考试科目：计算机原理 报考专业：计算机科学与技术 一：（8分） 计算机中任一二进制代码可表示为指令、数据、字符、地址或堆栈数据中的任一种，计算机如何识别它们? 计算机中的指令和数据是由不同的硬件来处理的，地址也是用专门的硬件来提供的，取指令是由程序指针来提供地址，取数据是由数据指针来提供地址的，堆栈中的数据是由栈顶指针来提供地址的。 计算机中不同类型的数据（数值数据、字符、汉字等）是采用不同的编码来表示的。 二：（8分） 1. 机器字长为32位，其中阶符1位，阶码7位，数符1位，尾数23位，写出以下要求的十进制数值： 原码规格化形式所对应的最小负数和最大正数。 最小负数为：- ( 1-2-23 ) * 2127 最大正数为：( 1-2-23 ) * 2127 补码规格化形式所对应的最大负数和最小正数。 最大负数为：- 2-1 * 2 -128 = - 2 -129 最小正数为：2-1 * 2 -128 = 2 -129 2. 若用16位字长的机器数表示定点数，机器数含1位符号位，写出以下要求的十进制数值： 无符号整数范围 0 216 - 1 原码表示的定点整数范围 - ( 1 - 2 -15 ） ( 1 - 2 -15 ） 补码表示的定点小数范围 - 1 ( 1 - 2 -15 ） 补码表示的定点整数范围 - 215 （215 - 1） 三：（8分） 已知十进制数x=125，y=-18.125，按机器补码浮点运算规则计算x-y补，结果用二进制真值表示。（机器数字长自定） 设：机器字长为14位，其中阶符1位，阶码4位，数符1位，尾数8位 X = 0.11111010 * 2 0111 Y = - 0.10010001 * 2 0101 X补 = 0 00111 11111010 Y补 = 1 00101 01101111 计算x-y补： 1. 对阶 E = |EX| - |EY| = 00111- 00101 = 00010 EY = EY + E = 00101 + 00010 = 00111 MY = 1 11011011 11 Y补 = 1 00111 11011011 2. 尾数相减(采用双符号位） M = MX - MY = 00 11111010 - 11 11011011 = 01 00011111 3. 规格化处理 M = 0 10001111 1 E = 00111 + 1 = 01000 4. 舍入处理（假定采用0舍1入法） 规格化处理时右移出的数是“1”，产生进位。 M = 0 10010000 5. 判别溢出 阶码E的符号位与最高数据位相反，无溢出。上述结果正确。 x-y补 = 0 01000 10010000 X - Y = 0.10010000 * 2 01000 = 10010000 四：（8分） 设计固定字长指令格式时，应考虑那些因素？ 答：1. 要有足够的操作码的数目来表示相应的指令 2. 要有足够的寻址范围 3. 要有效地压缩指令的字长 为此，应采用操作码扩展技术和多种寻址方式。 五：（8分） 某机字长16位，常规的存储空间为64K字，若想不改用其它高速的存储芯片而使访问速度提高到8倍，可采取什么措施？绘图说明。答：可采用8片8K的存储器交叉编址。 六：（8分） 通常计算机在何时响应中断请求？假设I/O设备向CPU传送信息的最高频率为40K次/秒，而相应的中断处理时间是30S，试问该外设应采用什么方式和CPU交换信息？为什么？说明这种方式的特点。 答：1.通常计算机在满足下列条件时响应中断请求： 有中断源申请中断 中断允许触发器为“1”（即中断开放，允许中断） 在现行指令结束后 2. 该外设应采用DMA方式和CPU交换信息，因为I/O设备向CPU传送信息的最高频率为40K次/秒，即每次处理时间是25S，而相应的中断处理时间是30S，采用中断方式和CPU交换信息会造成数据的丢失。 3. DMA方式是在I/O设备与CPU之间建立一个专用的数据通道，由专门的硬件（DMAC）来控制数据的传送。适用于高速的I/O设备与CPU之间成批地交换数据。 七：（8分） 1. 什么是中断隐指令？说明它的功能。 中断隐指令是由硬件产生的中断指令，用户不可以使用。 采用中断隐指令可以实现当硬件发生故障时，立即进入中断服务程序，处理故障。 2. 简述一次中断的过程。 当有意外的事件发生或I/O设备发出请求时，在CPU允许响应时，响应中断。首先保护断点和现场数据，然后进入中断服务程序处理这有意外的事件或I/O设备发出的请求，处理完后恢复断点和现场数据，然后返回原程序。 八：（14分） 1. 试比较组合逻辑控制器和微程序控制器的设计思想和硬件组成。 组合逻辑控制器完全用硬件（组合逻辑电路）来产生控制计算机各个部件协同工作的时序信号。 微程序控制器采用软件（存放在控制存储器中的微程序）来产生控制计算机各个部件协同工作的时序信号。 组合逻辑控制器和微程序控制器的基本组成如下图：2. 画出完成一条ADD*+9 (*为相对寻址特征）指令操作数寻址的信息流程图。 计算操作数地址：将PC指针的内容送到ALU，将指令中的偏移量送到ALU，让ALU作加运算，结果送到地址寄存器。 取操作数：将地址寄存器中的内容经地址总线送到存储器，给存储器读操作信号，从存储器中取出的操作数经数据总线送到数据寄存器。 3. 分别写出两种控制器完成 ADD*+9指令所发出的微操作命令及节拍安排。 ADD*+9指令的执行需要取指令、译码并计算操作数地址、取操作数、计算并存结果等4个步骤。 组合逻辑控制器是通过4个不同的周期信号来控制这4个步骤的，微程序控制器是通过4条微指令来控制这4个步骤的。 在取指的周期中，需要发出将PC指针的内容送到地址总线、给存储器加读操作信号、从存储器中取出的指令经数据号总线送到指令寄存器IR、PC+1等微操作命令。 在译码并计算操作数地址的周期中，需要有将PC指针的内容送到ALU，将指令中的偏移量送到ALU，让ALU作加运算，结果送到地址寄存器等微操作命令。 在取操作数的周期中，需要有将指令中的地址码送到地址总线、给存储器加读操作信号、从存储器中取出的数据经数据总线传送到运算器的数据寄存器中等微操作命令。 在计算并存结果的周期中，需要有将X寄存器中的内容送到运算器、将数据寄存器中的内容送到运算器、让运算器作加运算、将运算的结果送到X寄存器中等微操作命令。 九：（10分） 设CPU有16根地址线，8根数据线，并用MREQ作访存控制信号，R/W作读写命令信号，画出CPU与存储芯片的连接图。要求： 1. 存储芯片地址空间分配如下：最大8K地址是系统程序区，最小8K地址是系统程序工作区，2000H-7FFFH为用户程序区 2. 自选各类存储芯片及有关逻辑电路 3. 写出所选存储芯片的地址范围及种类4 详细画出存储芯片的片选逻辑 十：汇编语言部分（共20分，每题10分） 1. 现有(AX)=2000H，(BX)=1200H，(SI)=0002H，(DI)=0003H，(DS)=3000H，(SS)=3000H，(SP)=0000H，(31200H)=50H，(31201H)=02H，(31202H)=0F7H，(31203H)=90H 请写出下列各条指令独立执行后有关寄存器和存储器单元的内容，若该指令影响条件码，则请给出条件码SF、ZF、OF、CF的值。 ADD AX, 1200H (AX) = 3200H SF= 0 ZF = 0 OF = 0 CF = 0 SUB AX, BX (AX) = 0E00H SF= 0 ZF = 0 OF = 0 CF = 0 MOV