《数字电路与系统》期末试卷(B卷).docVIP

装订线此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写此处不能书写北京理工大学珠海学院2008 2009学年第二学期数字电路与系统期末试卷（B）诚信声明考场是严肃的，作弊是可耻的，对作弊人的处分是严厉的。我承诺遵守考场纪律，不存在抄袭及其它违纪行为。考生（承诺人）签字： 专业：班级：学号：适用年级专业：2007级信息工程/自动化/微电子 试卷说明：闭卷，考试时间120分钟题号一二三四五六总分得分一、填空题（每空1分，共20分）【得分： 】18421BCD码(10111010)8421BCD表示的是十进制数( )10。2描述逻辑函数的常用方法有 ， ， 和 。3三态门的三种输出状态是： ， 和 状态。4CMOS反相器的工作管采用 管，负载管采用 管。5JK触发器当时钟到来时，如果J=1，K=1，触发器的状态将 。6TTL与非门中，扇出数是反映 的指标。平均传输延迟时间的定义是 。7普通编码器和优先编码器的区别是 。8计数器按计数脉冲输入方式分为 和 。9GAL电路的主要由 和 两大部分组成。10用VHDL语言描述电路时，基本结构由 和 两部分组成。二、选择题（每小题2分,共10分）【得分： 】1将十进制数13.25转换成二进制数为( )(A)1011.01 (B)1011.1 (C)1101.1 (D)1101.012双向数据总线可以采用( )构成。(A)译码器 (B)三态门 (C)OC门 (D)编码器3一个60进制计数器的时钟脉冲频率是360kHz，则它的进位输出脉冲频率是( )。(A)6kHz (B)36kHz (C)60kHz (D)360kHz4电路的稳定的输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关，这类数字电路称为( )电路。(A)时序逻辑 (B)组合逻辑 (C)同步逻辑 (D) 异步逻辑5有n级触发器组成计数器，其最大计数模是( )。(A)n (B)2n (C)n2 (D)2n三、逻辑函数化简（每小题4分,共12分）【得分： 】1已知：N1=-1101，N2=-1010，N补=N1-N2补 ，求N补，N，结果用真值表示，要求计算过程。2用代数化简法化简函数 3将下列逻辑函数用卡诺图法化简为最简与或表达式。四、电路分析与设计(共18分) 【得分： 】1根据图中的边沿触发器电路和已知的输入波形A，画出各触发器输出的波形,设Q1、Q2的初始状态都为0。(6分)Q1Q2CP11D QC1 QQ1CP1AA1J QC11K QCP2Q11Q2 2采用或非门设计组合逻辑电路，实现下列逻辑函数，画出逻辑图。(6分) 3用与非门设计一个三变量的多数表决器，表决通过输出1，否则输出0。(6分)五、综合题（共10分）【得分： 】试用图示的3线-8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，要求(1)写出分析过程；(2)在给定的逻辑符号图上完成最终电路图。(10分) 六、电路设计（共30分）【得分： 】1分析下图的功能：(共20分)(1)写出驱动方程、状态方程和输出方程(8分)(2)列出状态转换表，画出状态转换图。(8分)(3)画出各触发器的输出波形图(4分)2采用集成4位二进制同步计数器CT74161(可添加必要的门电路)，设计一个12进制计数器；CT74161如图，RD：异步清零，LD：同步预置，CT、CP：控制端，C：进位。(10分)要求：按照下列给定的状态转移表计数，设计12进制计数器，画出该计数器的逻辑图。CT74161 功能表输 入输 出ETEPCPQ0Q1Q2Q3Q0 Q1 Q2 Q300 0 0 010D0D1D2D3D0 D1 D2 D31111计 数110触发器保持 C=01110保 持CT CP R dD3 D2 D1 D0CT74161C