单片机交通灯翻译.docVIP

毕业论文外文翻译题 目： 智能交通灯及AT89C51单片机 系部名称： 信息工程系 专业班级： 测控08 学生姓名： 李白 学 号： 200880864137 指导教师： 崔丹丹 教师职称： 讲师 2012年03月08日 中原工学院信息商务学院外文资料翻译译文智能交通灯简述随着经济的发展，车辆的数目不断增加，道路堵车现象日益严重，智能交通灯就应运而生了。目前世界上的智能交通系统存在的问题是：系统结构庞大、管理困难、维护投入大等。为了改善现有的交通状况，并克服现有智能交通系统的缺点我设计了城乡交通灯模拟控制小型化的智能交通灯。它具有小型化、智能化、维修投入小、易于安装等特点。与其他的智能交通系统相比该系统更适应经济和社会的发展，符合目前科技发展的现状。 智能交通灯是一项综合运用网络通讯计算机技术、感应技术来管理交通灯具的自动控制系统。城市交通控制系统是用于城市交通数据监测、交通信号灯控制与交通疏导的计算机综合管理系统，它是现代城市交通监控指挥系统中最重要的组成部分。总之，如何采用合适的控制方法，最大限度利用好耗费巨资修建的城市高速道路，缓解主干道与匝道、城区同周边地区的交通拥堵状况，越来越成为交通运输管理和城市规划部门亟待解决的主要问题。为此，本文就城乡交通灯模拟控制系统的电路原理、设计计算和实验调试等问题来进行具体分析讨论。 AT89C51 AT89C51概况 微控制器被用来在众多的商业应用，如调制解调器，电机控制系统，空调控制系统，汽车发动机和他人之间。高处理速度和增强这些微控制器的外设集，使它们适合这样高速的基于事件的应用程序。然而，这些关键的应用领域也需要，这些微控制器是高度可靠的。可确保高可靠性和低市场风险由一个强大的测试过程和一个适当的工具，为这些微控制器在组件和系统级验证环境。 Intel平台工程部门开发验证它的AT89C51的汽车微控制器面向对象多线程的测试环境。这种环境下的目标不仅是AT89C51的汽车微控制器提供一个强大的测试环境，但发展的环境可以很容易地扩展和其他几个未来的微控制器的验证重用。环境与Microsoft基础类（AT89C51）为共同发展。本文介绍了本次测试环境的设计和机制，与各种软/硬件环境组成部分的相互作用，以及如何使用AT89C51的。MCS - 51简介MCS - 51单片机通常用于高速事件控制系统。商业应用包括调制解调器，电机控制系统，打印机，复印机，空调控制系统，磁盘驱动器，医疗器械。汽车行业使用MCS 51单片机在发动机控制系统，安全气囊，悬架系统，防抱死制动系统（ABS）。 AT89C51是特别适合于应用程序，其处理速度和增强型片上外设功能，如汽车动力传动控制，车辆动态悬架，防抱死制动，稳定控制系统的应用，从效益。因为这些关键的应用，市场需要一个可靠的成本效益低的中断延迟响应，服务能力的大量时间和事件驱动需要在实时应用中的集成外设，以及高于平均水平的处理能力的CPU控制器一个单一的软件包。设备，操作不可预知的财务和法律风险非常高。一旦在市场上，尤其是在关键任务应用，如自动驾驶仪或防抱死制动系统的失误是财政望而却步。为50万美元的设计成本可以运行高得多，如果修复意味着2回注释整个产品系列共享相同的核心和/或外围设备的设计缺陷。此外，更换零部件领域是极其昂贵的，因为这些设备通常是密封模块组件的几次，总价值。为了减轻这些问题，它是必不可少的，同时在最坏情况下的环境和电压条件下的组件级和系统级进行全面的测试控制器。这种全面，彻底的验证，需要不仅是一个定义良好的过程，但也是一个适当的环境和工具，以方便和成功地执行任务。英特尔钱德勒平台工程组提供各种微控制器和处理器后硅系统验证（SV）。系统验证过程可分为三个主要部分。设备的类型及其应用的要求，确定哪些类型的测试设备上进行。窗体顶端AT89C51提供以下标准功能：4KB的闪存，128字节RAM，32 I / O线，两个16-bittimer/counters，一个五向量两级中断结构，一个完整的二倍串口，片上振荡器和时钟电路。此外，AT89C51的设计与操作的静态逻辑下降到零频率，并支持两种软件可选的节电模式。空闲模式时CPU停止工作，同时允许的RAM，定时器/计数器，串口和中断系统继续运作。掉电模式保存RAM的内容，但冻结振荡器，禁用所有其他芯片功能，直到下一次硬件复位。1-3PIN描述 VCC电源电压。 GND接地。端口0：端口0是一个8位漏极开路双向I / O端口。作为一个输出端口，每个引脚可以驱动8个TTL输入。当1写入端口0引脚，引脚可以用作高阻抗输入，端口0也可以被配置为复用的低为了在访问外部程序和数据存储器的地址/数据总线。在这种模式下，P0具有内部上拉。端口0接收代码字节的FLASH编程期间，方案论证过程中输出代码字节。外部上拉的过程中需要核查程序。 端口1：端口1是一个8位双向I / O的端口内部上拉。端口1输出缓冲器可以吸收/源四个TTL输入。当1写入端口1他们拉高的内部上拉，并可以用作输入引脚。作为输入，P1口被外部被拉低将源电流（IIL）由于内部上拉。端口1还收到低地址字节在flash编程和校验。 端口2：端口2是一个8位双向I / O的端口内部上拉。端口2输出缓冲器可以吸收/源四个TTL输入。当1写入端口2他们拉高的内部上拉，并可以用作输入引脚。作为输入，端口2引脚在外部被拉低将源电流（IIL）由于内部上拉。端口2发出的高阶地址字节在从外部程序存储器获取和访问端口2引脚被外部拉低时，低源电流（IIL）由于内部上拉。在从外部程序存储器获取和访问外部数据存储器时，端口2排放高阶地址字节，使用16位地址（MOVX DPTR）。在此应用中，它使用了强大的内部上拉发送1时。在访问外部数据存储器，使用8位地址（MOVX RI），端口2发出的P2特殊功能寄存器的内容。 P2口也接收高地址位在flash编程和校验和一些控制信号。端口3：端口3是一个8位双向I / O的端口内部上拉UPS。端口3输出缓冲器可以吸收/源四个TTL输入。当1写入端口3他们拉高的内部上拉，并可以用作输入引脚。低将作为输入，3口被外部拉低的引脚源电流（IIL）的上拉。 端口3也有软下面列出的AT89C51的各种特殊功能的功能：RST：复位输入。该引脚上高一两个机器周期，而振荡器运行的设备复位。 ALE / PROG：地址锁存使能输出脉冲锁存地址的低字节在访问外部存储器。该引脚也是方案在Flash编程脉冲输入（PROG键）。在正常运作的ALE发出恒定速率的1/6振荡器频率，可以使用外部时钟或定时。但是请注意，这一个ALE脉冲被跳过，在每次访问外部数据存储器。如果需要，可以禁止ALE操作设置位 0 SFR的位置8EH。位设置，ALE仅在执行MOVX或MOVC指令。否则，脚弱拉高。设置的ALE禁止位有没有效果，如果微处理器在外部执行模式。 PSEN：程序存储使能是外部程序存储器的读选通。 ，当theAT89C51执行代码从外部程序存储器时，PSEN是激活每个机器周期的两倍，除了两个PSEN的激活在每次访问外部数据存储器跳过。 EA / VPP：外部访问启用。 EA必须绑到GND为了使设备开始在0000H到FFFFH的外部程序存储器位置获取代码。但是请注意，如果锁定位1编程，EA将在内部复位锁存。 EA应绑到VCC内部程序执行。此引脚的所有接收12伏的编程电压（VPP），需要12伏VPP的零件，使Flash编程期间。 XTAL1：输入到振荡器反相放大器和内部时钟工作电路的输入。 XTAL2：振荡器反相放大器的输出。振荡器CharacteristicsXTAL1和XTAL2是输入和输出，分别为一个反相放大器可以配置为使用片上振荡器，如图1所示。无论是1夸脱晶体或陶瓷谐振器可以使用。从外部时钟源来驱动装置，XTAL2应悬空而从XTAL1驱动所示图2.There对外部时钟信号的占空比没有要求，因为通过内部时钟电路的输入分由两个触发器，但最低和最高电压高和低的时间规范必须遵守。在空闲模式下，CPU把自己睡觉，而所有片上外设保持活跃。该模式是通过软件调用。在这种模式下，片上RAM和所有特殊功能寄存器的内容不变。空闲模式下，可以终止任何使能的中断或硬件复位。应当指出，由硬件复位终止空闲时，该设备通常恢复执行程序，从离开的地方，两个机器周期的内部复位算法之前需要控制。片上硬件抑制在这个事件的内部RAM的访问，但访问端口引脚不抑制。为了消除一个意想不到的端口引脚复位终止空闲时写的可能性，之后调用空闲指令不应该写入端口引脚或外部存储器。 在掉电模式，振荡器停止，断电指令调用是最后一条指令的执行。片上RAM和特殊功能寄存器保留它们的值，直到掉电模式终止。从掉电唯一的出口是一个硬件复位。复位重新定义了SFR，但不改变片上RAM。复位不应该被激活之前，VCC恢复到其正常经营水平，必须持有积极的，足够长的时间以使振荡器重新启动并稳定。 AT89C51的代码存储器阵列字节按字节编程两种编程模式。到任何非空字节片上快闪记忆体编程，擦除整个存储器必须使用芯片擦除模式。1.2 De AT89C51 tgng yxi biozhn gngnng:4KB de shncn,128 z ji RAM,32 I/ O xin, ling g 16-bittimer/counters, yg w xingling ling j zhngdun jigu, yg wnzhng de r bi chunku, pinshng zhndng q h shzhng dinl. Cwi,AT89C51 de shj y cozu de jngti luj xijing do lng pnl, bng zhch ling zhng runjin k xun de ji din msh. Kngxin msh sh CPU tngzh gngzu, tngsh ynx de RAM, dngsh q/jshq, chunku h zhngdun xtng jx ynzu. Dio din msh bocn RAM de nirng, dn dngji zhndng q, jnyng suyu qt xnpin gngnng, zhdo xi yc yngjin fwi.1-3PIN mioshVCC dinyun diny.GND jid.Dunku 0: Dunku 0 sh yg 8 wi lu j kil shungxing I/ O dunku. Zuwi yg shch dunku, mi g yn jio ky qdng 8 g TTL shr. Dng 1 xi r dunku 0 yn jio, yn jio ky yng zu go zkng shr, dunku 0 y ky bi pizh wi f yng de d wile zi fngwn wib chngx h shj cnchq d dzh/shj zngxin. Zi zh zhng msh xi,P0 jyu nib shng l. Dunku 0 jishu dim z ji de FLASH binchng qjin, fngn lnzhng guchng zhng shch dim z ji. Wib shng l de guchng zhng xyo hch chngx.Dunku 1: Dunku 1 sh yg 8 wi shungxing I/ O de dunku nib shng l. Dunku 1 shch hunchng q ky xshu/yun s g TTL shr. Dng 1 xi r dunku 1 tmen l go de nib shng l, bng ky yng zu shr yn jio. Zuwi shr,P1 ku bi wib bi l d jing yun dinli (IIL) yuy nib shng l. Dunku 1 hi shu do d dzh z ji zi flash binchng h jio yn.Dunku 2: Dunku 2 sh yg 8 wi shungxing I/ O de dunku nib shng l. Dunku 2 shch hunchng q ky xshu/yun s g TTL shr. Dng 1 xi r dunku 2 tmen l go de nib shng l, bng ky yng zu shr yn jio. Zuwi shr, dunku 2 yn jio zi wib bi l d jing yun dinli (IIL) yuy nib shng l. Dunku 2 fch de go ji dzh z ji zi cng wib chngx cnchq huq h fngwn dunku 2 yn jio bi wib l d sh, d yun dinli (IIL) yuy nib shng l. Zi cng wib chngx cnchq huq h fngwn wib shj cnchq sh, dunku 2 pifng go ji dzh z ji, shyng 16 wi dzh (MOVX DPTR). Zi c yngyng zhng, t shyngle qingd de nib shng l fsng 1 sh. Zi fngwn wib shj cnchq, shyng 8 wi dzh (MOVX RI), dunku 2 fch de P2 tsh gngnng jcnq de nirng. P2 ku y jishu go dzh wi zi flash binchng h jio yn h yxi kngzh xnho.Dunku 3: Dunku 3 sh yg 8 wi shungxing I/ O de dunku nib shng l UPS. Dunku 3 shch hunchng q ky xshu/yun s g TTL shr. Dng 1 xi r dunku 3 tmen l go de nib shng l, bng ky yng zu shr yn jio. D jing zuwi shr,3 ku bi wib l d de yn jio yun dinli (IIL) de shng l.Dunku 3 yyu run ximin li ch de AT89C51 de g zhng tsh gngnng de gngnng:RST: Fwi shr. Gi yn jio shng go y ling g jq zhuq, r zhndng q ynxng de shbi fwi.ALE/ PROG: Dzh su cn sh nng shch michng su cn dzh de d z ji zi fngwn wib cnchq. Gi yn jio ysh fngn zi Flash binchng michng shr (PROG jin). Zi zhngchng ynzu de ALE fch hngdng sl de 1/6 zhndng q pnl, ky shyng wib shzhng hu dngsh. Dnsh qng zhy, zh yg ALE michng bi tiogu, zi mi c fngwn wib shj cnchq. Rgu xyo, ky jnzh ALE cozu shzh wi 0 SFR de wizh 8EH. Wi shzh,ALE jn zi zhxng MOVX hu MOVC zhlng. Fuz, jio ru l go. Shzh de ALE jnzh wi yu miyu xiogu, rgu wi chl q zi wib zhxng msh.De PSEN: Chngx cnch sh nng sh wib chngx cnchq de d xun tng. , Dng theAT89C51 zhxng dim cng wib chngx cnchq sh,PSEN sh jhu mi g jq zhuq de ling bi, chle ling g PSEN de jhu zi mi c fngwn wib shj cnchq tiogu.De EA/ VPP: Wib fngwn qyng. EA bx bng do GND wile sh shbi kish zi 0000H do FFFFH de wib chngx cnchq wizh huq dim. Dnsh qng zhy, rgu sudng wi 1 binchng,EA jing zi nib fwi su cn. EA yng bng do VCC nib chngx zhxng. C yn jio de suyu jishu 12 f de binchng diny (VPP), xyo 12 f VPP de lngjin, sh Flash binchng qjin.XTAL1: Shr do zhndng q fn xing fngdq h nib shzhng gngzu dinl de shr.XTAL2: Zhndng q fn xing fngdq de shch. Zhndng q CharacteristicsXTAL1 h XTAL2 sh shr h shch, fnbi wi yg fn xing fngdq ky pizh wi shyng pinshng zhndng q, r t 1 su sh. Wln sh 1 ku tu jngt hu toc xizhn q ky shyng. Cng wib shzhng yun li qdng zhungzh,XTAL2 yng xunkng r cng XTAL1 qdng su sh t 2.There du wib shzhng xnho de zhn kng b miyu yoqi, ynwi tnggu nib shzhng dinl de shr Fn yu ling g chf q, dn zud h zugo diny go h d de shjin gufn bx znshu. Zi kngxin msh kngxin msh xi,CPU b zj shujio, r suyu pinshng wi sh boch huyu. Gi msh sh tnggu runjin dioyng. Zi zh zhng msh xi, pinshng RAM h suyu tsh gngnng jcnq de nirng b bin. Kngxin msh xi, ky zhngzh rnh sh nng de zhngdun hu yngjin fwi. Yngdng zhch, yu yngjin fwi zhngzh kngxin sh, gi shbi tngchng huf zhxng chngx, cng lki d dfng, ling g jq zhuq de nib fwi sunf zhqin xyo kngzh. Pinshng yngjin yzh zi zhge shjin de nib RAM de fngwn, dn fngwn dunku yn jio b yzh. Wile xioch yg y xingbdo de dunku yn jio fwi zhngzh kngxin sh xi de knng xng, zhhu dioyng kngxin zhlng b yng gi xi r dunku yn jio hu wib cnchq.Dio din mshZi dio din msh, zhndng q tngzh, dun din zhlng dioyng sh zuhu ytio zhlng de zhxng. Pinshng RAM h tsh gngnng jcnq boli tmen de zh, zhdo dio din msh zhngzh. Cng dio din wi y de chku sh yg yngjin fwi. Fwi chngxn dngyle SFR, dn b gibin pinshng RAM. Fwi b yng gi bi jhu zhqin,VCC huf do q zhngchng jngyng shupng, bx ch yu jj de, zgu zhng de shjin y sh zhndng q chngxn qdng bng wndng. AT89C51 de dim cnchq zhnli z ji n z ji binchng ling zhng binchng msh. Do rnh fi kng z ji pinshng kui shn jy t binchng, c ch zhngg cnchq bx shyng xnpin c ch msh.Dictionary窗体底端规划算法 地址，数据和控制信号的AT89C51编程前，应根据Flash编程模式表和图3和图4。要AT89C51的程序，采取下列steps.1。输入所需的记忆体位置上的地址lines.2输入相应的数据字节的数据线3。激活控制信号的正确组合。4。提高的EA / VPP至12V的高电压编程模式。5。脉冲ALE / PROG一次编程在闪存阵列或锁定位字节。字节写周期是自定时，通常不超过1.5毫秒。重复步骤1到5，变更地址和整个阵列的数据或对象，直到达到。文件数据查询：. AT89C51的功能，数据查询表明写周期期间写周期结束时，尝试读取上次写入的字节将导致补充书面数据，一旦PO.7写周期已完成，真正的数据是有效的所有输出，并在下一个周期开始。数据轮询可能开始之后的任何时间写周期已经开始。 Ready/Busy： 进展字节编程，也可以在RDY / BSY输出信号进行监测。被拉到P3.4，ALE为低后去在编程指示忙碌的高度。P3.4，拉高时再编程指示准备。如果锁定位LB1和LB2已不被编程的程序代码数据可以读回通过验证的地址和数据线。锁定位可以不被验证直接。锁位的核查是通过观察，其功能是使实现。 芯片擦除： 电擦除整个Flash阵列，通过适当的控制信号组合，并通过控股的ALE / 10毫秒编低。所有“1”写的代码阵列芯片擦除操作前必须执行的代码存储器可以重新编程。 读取标识字节： 签名字节被读取作为一个正常的位置030H，031H和032H核查过程中，除了P3.6和P3.7必须被拉至低逻辑值返回的地区如下：（030H）= 1EH表示由Atmen公司生产的（031H）= 51H表示89C51（032H）= FFH时表示12V编程（032H）= 05H表示5V编程 编程接口 闪存阵列中的每一个代码的字节可以被写入，并通过适当的控制信号组合可以擦除整个阵列。写操作周期是自定时，而且一旦启动，自动将时间本身来完成。微机接口之间的信息转换微机电子系统处理的信息外两种形式。存在一个物理信号，但该计划之内，它代表的数值。任何接口的功能可以分为以某种方式修改数据的操作的数量，这样的内部和外部的形式之间的转换过程中进行了一些步骤。模拟 - 数字转换器，用于连续可变的信号转换成相应的数字形式，可采取的任何一个固定的可能的二进制值。如果不连续变化的传感器的输出，没有ADC是必要的。在这种情况下，信号调理部分必须输入信号转换成一个可以直接连接到旁边的接口部分的形式，微机本身的输出接口输入/输出部分，采取了类似的形式，明显的区别是，这里的信息流在相反的方向是，它是通过从计划到外面的世界，在这种情况下，该程序可能调用一个输出子程序监督操作界面，和执行的比例可用于数字 - 模拟转换器所需的数字。这个子程序依次传递的信息产生，它可以被转换成相应的电信号输出设备使用DAC模拟形式。最后信号的条件适合的形式经营的执行机构。在微电脑电路所使用的信号几乎总是太小，直接连接到外面的世界“，必须使用某种接口翻译.他们一个更合适的形式，接口电路部分的设计是我们已经看到，在微型计算机的信息离散位模式表示有意申请微机的工程师面临的最重要的任务之一，这个数字的形式是最有用的微机连接到设备只可以开启或关闭，其中每个位代表一个开关或调节器。为了解决现实世界问题的状态时，微控制器必须有超过只是一个CPU，一个程序和数据存储器。此外，它必须包含硬件允许在CPU访问来自外界的信息。一旦CPU收集信息和处理数据，还必须能够对外界的某些部分的变化。这些硬件设备，外设，CPU的窗口外。 外设微控制器提供的最基本的形式是通用I70端口，每个I / O引脚可以作为输入或输出使用。每个引脚的功能是通过设置或清除相应的位在相应的决定数据方向寄存器在程序的初始化阶段，每个输出引脚可驱动所使用的CPU指令引脚可以被视为使用程序指令的CPU（或读）。某种类型的逻辑1或逻辑0。串行单位包括微控制器，让CPU与外部设备进行通信的串行格式，而不是使用位并行格式需要更少的I / O引脚进行的通信功能，这使得它更便宜，但速度较慢串行传输进行同步或异步。此文出处MCS-51单片机实用技术，饶庆和，电子工业出版社，2003英文文献 Intelligent traffic lightWith economic development, increased the number of vehicles, road congestion is becoming increasingly serious, intelligent traffic lights on the emerged. At present, the worlds Intelligent Transportation System will be: a huge structure, management difficulties, such as the maintenance of large inputs. In order to improve the existing traffic conditions, and to overcome the existing shortcomings of intelligent transportation system I designed analog control traffic lights in urban and rural areas of small-scale smart traffic lights. It has small size, intelligence, maintenance into small, easy to install and so on. And other intelligent transportation system compared to the system to adapt to economic and social development, in line with the current status of scientific and technological development. Intelligent traffic lights are a comprehensive use of computer network communication technology, sensor technology to manage the automatic control system of traffic lights. Urban traffic control system is used for urban traffic data monitoring, traffic signal control and traffic management computer system; it is the modern urban traffic control system command and the most important component. In short, how to use the appropriate control method to maximize the use of costly cities to build high-speed roads, trunk road and the ramp to alleviate urban areas with the neighboring state of traffic congestion has become more and more traffic management and urban planning departments need to address the the main problem. To this end, this article on the urban traffic light control system analog circuit theory, design calculation and experimental testing and other issues to discuss specific analysis. The General Situation of AT89C51Microcontrollers are used in a multitude of commercial applications such as modems, motor-control systems, air conditioner control systems, automotive engine and among others. The high processing speed and enhanced peripheral set of these microcontrollers make them suitable for such high-speed event-based applications. However, these critical application domains also require that these microcontrollers are highly reliable. The high reliability and low market risks can be ensured by a robust testing process and a proper tools environment for the validation of these microcontrollers both at the component and at the system level. Intel Platform Engineering department developed an object-oriented multi-threaded test environment for the validation of its AT89C51 automotive microcontrollers. The goals of this environment was not only to provide a robust testing environment for the AT89C51 automotive microcontrollers, but to develop an environment which can be easily extended and reused for the validation of several other future microcontrollers. The environment was developed in conjunction with Microsoft Foundation Classes (AT89C51). The paper describes the design and mechanism of this test environment, its interactions with various hardware/software environmental components, and how to use AT89C51.1.1 IntroductionThe 8-bit AT89C51 CHMOS microcontrollers are designed to handle high-speed calculations and fast input/output operations. MCS 51 microcontrollers are typically used for high-speed event control systems. Commercial applications include modems, motor-control systems, printers, photocopiers, air conditioner control systems, disk drives, and medical instruments. The automotive industry use MCS 51 microcontrollers in engine-control systems, airbags, suspension systems, and antilock braking systems (ABS). The AT89C51 is especially well suited to applications that benefit from its processing speed and enhanced on-chip peripheral functions set, such as automotive power-train control, vehicle dynamic suspension, antilock braking, and stability control applications. Because of these critical applications, the market requires a reliable cost-effective controller with a low interrupt latency response, ability to service the high number of time and event driven integrated peripherals needed in real time applications, and a CPU with above average processing power in a single package. The financial and legal risk of having devices that operate unpredictably is very high. Once in the market, particularly in mission critical applications such as an autopilot or anti-lock braking system, mistakes are financially prohibitive. Redesign costs can run as high as a $500K, much more if the fix means 2 back annotating it across a product family that share the same core and/or peripheral design flaw. In addition, field replacements of components are extremely expensive, as the devices are typically sealed in modules with a total value several times that of the component. To mitigate these problems, it is essential that comprehensive testing of the controllers be carried out at both the component level and system level under worst case environmental and voltage conditions. This complete and thorough validation necessitates not only a well-defined process but also a proper environment and tools to facilitate and execute the mission successfully. Intel Chandler Platform Engineering group provides post silicon system validation (SV) of various micro-controllers and processors. The system validation process can be broken into three major parts. The type of the device and its application requirements determine which types of testing are performed on the device.1.2 The AT89C51 provides the following standard features: 4Kbytes of flash, 128 bytes of RAM, 32 I/O lines, two 16-bittimer/counters, a five vector two-level interrupt architecture,