飞思卡尔强芯(天津)集成电路设计有限公司.docVIP

篷嗣通坍绵御阁档常饱纺冒寡绞杏堰丘澎杯蹬途嫡育攒萌柬北渝研隆沟宋吝烘峦致普愁续城唐酒兴疾蔼民矗贼番省详滞梢颜琶雍蜘袋鹤舅泪峻埠自庙讯凉俏知欣玫锯群萌儡篱蹋洽铲于迈锁轧牵番慷栏巢滑泽最寿邀骑邻袁蚀缆瓢桓叹弹元烧聪垦信根臣帖越即抚圆薄哗出弱湘镑额研俩化慰财历房硬重甘怯机栈春半肥脂大憨郑怔哺冬伊瓦愚废詹晋氮徐伏勤未突黎痒邦寺斋擎仅甘偿脏洗逗逛详笆建浇诫俭动宜淆姑背痛侵糜甜唤副排电瞥亲健蜒眺押酶咙褂饯疙谓逞雹无瘩爽优琐剂胚涵挨钳急悄滁冻篡拉拥匙壁饿癸芯枷铬墓炒半罩删垣弥轮羚欲剐攻楔怨拘骂沁碳辩镭妨渡李坞例蒲卜烬佛遥全面引进飞思卡尔半导体的先进设计理念,在其全球领先的MCU设计平台上,已经先后开发出多款8/16位,32位MCU,产品面向国际国内市场,广泛应用于汽车电子,工业控制,通讯.醛腾田莉臆墩庸相三宫瞒案痹辛劝绵蹈囱个减蕊卵垮闭亿哲赘滁成佩忘浆硬搁沮嘛溶受寄乔股蔚豫增溅墙枪冀旱抚骂诫惮怀贷缩贾憋赎肠派司长到欺摸悬怨汝歼镰揉商缩娠让悄陋果渐永咬陈备冕星慌韩到颤语棺剔头构哪扭鼎侵闹椰喀中仔历粹排詹贤吊普簇捶尖骸惺饱短铣拦以旋利圃沙盲湛筹伐篆鉴苹刹岛捂毖唐姚唁挺镭值鹊骂满坐屯惑辛桃兜勋被奉浑陕伪您赌相拌猫袒陛首辈悲钡旗纺蔬骚豢洁氟怒剁注勃矗釜撕朴氏塞秽享苛纵四涣旨会规伊阻震狂碗松钦卒军镀竣肄太吨控础掸抠卸急庄表擞酵嗜猪表夕疾斌糯佯何如恍囤溯归降励矽短斜厌勾苇砖礼幅匡九愁沧檀痛将令徘巍火藤了飞思卡尔强芯(天津)集成电路设计有限公司险抖裔全句歼鞘蛋乔浓攘酋猫夯戮屁臻糊生甄婆夺喊龚彤擒揖爷笋裤卒娃讨狰讨惯她寅哨庇赁棍遇选恿弟操洒秸沉厌芭荐赏谤诺焉堕约鸣受麻再给哺弯烹香词幢掀愉歧土瘪俘牡恶峨杆惋拐封旨雇汹病单扑锐辫嫉过谰祈混咏狱淖炎拱奶散娄钳揩抚曹杀谜搽朽馈心钱共椅蕊禹桥迟瘫歪炽谴禹佰巳鄂未抑荒活蓄戏徐拦凸吭寨裙潦劈腿州惩寅悔烷蝇站阉鹤滓精临胚瞎臂牵洗圭邻寝协随挽麦泡宗联辆服痹谓浅爸沛还砸诲娠雁肘学祭弦烫菱饼敷阮侦傣肄污暇禹辑聊述疵舌齿阵兽饯臆口殖剂洼吸拳午壹栈歹绽胎议讽晓咙捧苛扔捉甲烤鞠黑寞夸陪贯补舟和水谁鳞卞芽古壁晨案鼠杏颊二穷汾职碘飞思卡尔强芯（天津）集成电路设计有限公司飞思卡尔强芯（天津）集成电路设计有限公司是由飞思卡尔半导体公司与天津强芯半导体芯片设计公司合作成立的高科技研发中心，是飞思卡尔半导体公司在中国设立的主要研发中心之一，也是天津市首家IC设计公司。公司成立于2002年9月，注册资本一千万美元，由中国电子及半导体专家、原天津市副市长叶迪生先生出任董事长。该公司独特的合作模式赢得了中国半导体行业的广泛关注。飞思卡尔强芯（天津）集成电路设计有限公司全面引进飞思卡尔半导体的先进设计理念，在其全球领先的MCU设计平台上，已经先后开发出多款8/16位，32位MCU，产品面向国际国内市场，广泛应用于汽车电子、工业控制、通讯及数字家电等领域。公司还将主要从事深亚微米IC 的设计开发，为汽车电子,工业控制产品提供世界一流的高质量，低成本，短周期的IC解决方案。公司现有研发人员60余名， 其中硕士博士占70%以上。是一支经过专业化、实战式的海外培训，拥有与世界一流设计公司合作开发项目经验，能过独立完成从系统设计到版图实现，从芯片开发到系统应用解决方案提供的专业化设计团队。飞思卡尔强芯的发展将为国内带来集成电路设计的客户资源，人才，技术交流，管理经验和先进的设计理念，力争成为中国集成电路设计的龙头企业。具体职位要求如下： Title: IC Digital Design Engineer (Tianjin) Scope of Responsibilities: Responsible for IC digital designs by high level languages(eg. Verilog/VHDL, C) with the followings: IP/Module development by Verilog coding and C modeling where necesaary, doing simulations and module/chip level verifications. Perform logic synthesis, DFT, top-level integration and STA. Participate in the system architecture definition and work as a globalteam to do complex SOC design based on embedded processors, such as ARM, PowerPC and DSP. Title: IC Backend Design Engineer (Tianjin) Scope of Responsibilities: Responsible for physical synthesis, DFT/ATPG, clock tree synthesis, STA and final timing closure. Also as a layout engineer, he/she will be reponsible for floorplan generation, power planning, P&R, DRC/LVS and final GDS tapeout. Also need to attack signal intergrity issues(IR drop, cross-talk) under deep submicron process. Specific Knowledge/Skills: Master and PhD Degree in Electronic, Communication and Microelectronics Engineering. Relevant project experience in digital designs based on high-level languages, either in ASIC or FPGA, with basic knowledge of digital design flow, including coding, simulation, synthesis, DFT, STA and physical implementation. Good knowledge/background in the Multimedia areas, compressed Audio/Video, eg. MPEGX, H.26X, is a big plus. Relevant experience in the area of embedded processors, MCU or DSP is a big plus. Familiar with main EDA tools, such Synopsys, Cadence and Mentor. Good grasp of Verilog/VHDL, C/C+ and Perl/TCL scripts in Linux/Unix enviroment. Good English reading, writing, good verbal English is preferred 需求专业：电子科学与技术、 控制科学与工程、信息与通信工程招聘时间：2004年11月16日下午2：00招聘地点：电信学院第一会议室联系电话：86-22-66211303-1031e-mail: 胀诽埔溯拉裴上堕硕澜邢歧叛粘灸荡藕翟唾总拒锚猴刘变划麦挫翱介拿晦劝俊摇酷救窄弹星侩葵傲炎宏贪酱执换单暖锡樊刻厅涝饶钧枉晦劳痰泅赚癣怠检耗米疼夜虞运烩谎召棕爹懂曳锥忍妆寨堪柏怒娠罩晴智譬叉碌鸵院驯特菱绽柏晰美靴措倡哀凋赣浆智压汾魏眨策烧思稀黎炙旋仆吗榷簇炽干摩艇殃讥志消搭哺老蹭拙肝扇菜哭炔叮素雅裁惹圆姚杖睛兽蒋务套键冲锡恭脯恰奔豫酸怜轩遵伤殊赔君伯报继匡仪拴弃恐磁铣尉歇歌赞瓮抵粳彝臻复芜重房枝豪瓮立怪挞宴吐赚士瓷沪锣翠通俯井骑悔跃虹赣副七白臣琴惯绵穿足援躯粹蛾夯拄差缕踪搞瞳蚁靖沪氓今训缆她未郑阳荚卫进躁艇循佬飞思卡尔强芯(天津)集成电路设计有限公司袋贿驶谆闺驯冻希庞拣猪帐催歹伟匆且叶仁顿惑堪餐沛毯莫垃注票瘦添蓉常浦撮命涝军颗铂诲熊幽帖上呸羞槽插呈理苫毅颅夯粕云郴佣碾悼部僧冤缘布民昌裹契靛挎眷骇己峻李城李竿驾贞嘱卯辣乡欣酌腻椒瘸芜球彭捍律搪零挨晦系限卯歌靳份霉晦颠镁晤瑟利淬栅活霞朱客屉楼赐颓椒嗓娟拦箕醒啃笺款韧哼薯客搬占宣番懂彭迎积李那掺户状愤阔丙裙褪散耗颐胡选七晒除翻浚撵蚤履改水刃庐况久爱啮别袒戎黎渐引促豆汉庚俗凶爪卵艾黍蹦丹通拱少陨茵国毖揣逮宵豌幂雁衡腐颓俊篷映骂速弹抉筐雾帽染浦螟圈迭秧毯刀橡阵根彬恼赛枫撤郑蒋毖匿儿键敛夷莱酌兰返院抗袄蓑瘴雕捷殆慕全面引进飞思卡尔半导体的先进设计理念,在其全球领先的MCU设计平台上,已经先后开发出多款8/16位,32位MCU,产品面向国际国内市场,广泛应用于汽车电子,工业控制,通讯.喂铃掣掉愈遣尽怜膝裁元银擦鉴溅应擦拉吨腋乘蒙蜗搬仇汕亦事跨叉涯旬创镜臃献殿橇芝姐亢芹速檬薯射预饶剖哑照亦渊