计算机组成原理习题.doc

1. 是机器语言程序员所看到的传统机器级所具有的属性，其实质是确定计算机系统中软硬件的界面。CA计算机组成B计算机组织C计算机体系结构D计算机实现2. 在定点二进制运算器中，减法运算一般通过 来实现。DA 原码运算的二进制减法器 B 补码运算的二进制减法器C 补码运算的十进制加法器 D 补码运算的二进制加法器3. 指令格式中的地址码字段，通常用来指定参与操作的 或其地址。DA. 操作码B. 指令字C. 数据字D. 操作数4. 在CPU中，跟踪指令后继地址的寄存器是_。BA 主存地址寄存器 B 程序计数器 C 指令寄存器 D状态条件寄存器5. 相对于硬布线控制器，微程序控制器的优点在于。BCDA 速度较快 B 结构比较规整 C 复杂性和非标准化程度较低D 增加或修改指令较为容易6. 在CPU中，数据寄存器用来暂时存放 。ABCDA由主存读出的一条指令B由主存读出的一个数据字C向主存存入的一条指令D向主存存入的一个数据字7. 当CPU和主存进行信息交换，即CPU 时，都要使用地址寄存器和数据寄存器。ABDA向主存存入数据B从主存读出数据C向主存存入指令D从主存读出指令8. 冯诺伊曼体系结构的计算机具有共同的基本配置，即具有几大部件：运算器、控制器、 。ADA I/O设备B缓冲器C寄存器D存储器9. B 的基本任务是按照 H 所排的指令序列，从 F 取出指令操作码到 B 中，对指令操作码译码分析，执行指令操作。适配器的作用是保证 A 用计算机系统特性所要求的形式发送或接收信息。A. I/O设备B. 控制器C. 缓冲器D. 译码器E. 寄存器F. 存储器G. 地址H. 程序10. 在奇偶校验中，只有当数据中包含有 A 个1时, 奇校验位C=0；只有当数据中包含有 B 个1时, 偶校验位C= C 。奇偶校验可提供单个错误检测,但无法检测 E 错误,更无法识别错误信息的 G 。A. 奇数B. 偶数C. 0D. 1 E. 多个F. 内容G. 位置H. 来源 11. 指令格式就是 G 用二进制代码表示的结构形式，通常由 A 字段和 F 字段组成，前者表征指令的操作特性与功能，后者通常指定参与操作的 B 的 E 。A. 操作码B. 操作数C. 操作特性D. 数据字E. 地址F. 地址码G. 指令字H. 功能字12. 根据设计方法不同， B 控制器可分为三种：第一种称为 G 控制器，它是采用时序逻辑技术来实现的；第二种称为 A 控制器，它是采用 E 逻辑来实现的；第三种是前两种方式的 F 。A. 微程序B. 操作C. 指令D. 时间 E. 存储F. 组合G. 硬布线H. 软布线13. 一条 C 是由若干条 G 组成的序列（通常叫做 E ）来实现的，而 E 的总和便可实现整个的 D 。A. 微操作B. 宏操作C. 机器指令D. 指令系统E. 微程序F. 宏程序G. 微指令 H. 宏指令14. 奔腾CPU的大多数简单指令用 E 控制实现，在 A 个时钟周期内执行完毕。而对于用 H 实现的指令，也在 B 至 C 个时钟周期内执行完毕。A. 1B. 2C. 3D. 4E. 硬布线F. 软布线G. 宏程序H. 微程序15. 在流水过程中存在的相关冲突中，是由于指令之间存在数据依赖性而引起的。BA. 资源相关B. 数据相关C. 性能相关D. 控制相关16. Cache是介于CPU和 之间的小容量存储器，能高速地向CPU提供指令和数据，从而加快程序的执行速度。ACA. 主存B. 辅存C.内存D. 外存17. 一条指令中的操作数地址，可以有 个。ABCDA. 0B. 1C.2D.318. 在CPU中，微操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成 的控制。ABCDA取指令B执行指令C分析指令D取操作数19. 微程序控制器的基本思想是：将微操作控制信号按一定规则进行编码，形成 ，存放到一个只读存储器里。当机器运行时，一条又一条地读出它们，从而产生全机所需要的各种操作控制信号，使相应部件执行所规定的操作。CA. 微操作B.微程序C.微指令 D. 微地址20. 在计算机系统中，CPU管理外围设备的方式，除了程序查询之外，还包括 。ABCDA 程序中断B DMAC 通道D PPU21. 体系结构的计算机把程序及其操作数据一同存储在存储器里。ADA冯诺伊曼B哈佛（Harvard）C ZuseD存储程序22. 的基本任务是按照程序所排的指令序列，从存储器取出指令操作码到控制器中，对指令操作码译码分析，执行指令操作。BA. I/O设备B. 控制器C. 寄存器D. 存储器23. Cache由高速的 组成。BA. DRAMB. SRAM C.ROMD. Flash24. Cache由高速的 组成。BA. DRAMB. SRAM C.ROMD. Flash25. 指令的跳跃寻址方式，是指下一条指令的地址由本条指令直接给出，因此， 的内容必须相应改变，以便及时跟踪新的指令地址。DA. 数据寄存器B. 堆栈指示器C. 状态寄存器D. 程序计数器26. 堆栈是一种特殊的数据寻址方式，基于 原理。BCA. FIFOB. FILOC. LIFOD. LILO27. 在CPU中，控制器通常由 和操作控制器组成。ABCDA程序计数器B指令寄存器C指令译码器D时序发生器28. 在CPU中，运算器通常由 组成。ABCDA算术逻辑单元B累加寄存器C数据寄存器D状态条件寄存器29. 在操作控制器中， 是采用存储逻辑来实现的。AA. 微程序控制器B. 硬布线控制器C. 程序控制器D. 门阵列控制器30. 以下关于流水线技术的描述中，正确的是 。ACDA 就一条指令而言，其执行速度没有加快B 就一条指令而言，其执行速度大大加快C 就程序执行过程的整体而言，程序执行速度大大加快D 适合于大量的重复性的处理31. 在流水CPU中，指令部件本身又构成一个流水线，即指令流水线，由等几个过程段组成。ABCDA取指令B指令译码C计算操作数地址D取操作数32. 在流水过程中存在的相关冲突中，是由转移指令引起的。DA. 资源相关B. 数据相关C. 性能相关D. 控制相关33. 总线的特性包括 。ABCDA物理特性B功能特性C电气特性D时间特性34. 在计算机系统的层次结构中，属于软件级的是 。BCA微程序设计级B高级语言级C汇编语言级D 机器语言级35. 具有相同 的计算机，可以采用不同的 。CA计算机组成、计算机体系结构B计算机组织、计算机体系结构C计算机体系结构、计算机组成D计算机实现、计算机组成36. 为了提高浮点数的表示精度，当尾数不为 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 ，这称为浮点数的规格化表示。BA. 0、0B. 0、1C. 1、0D. 1、1 37. 在主存与Cache间建立地址映射，有几种不同的地址映射方式，它们是 。ABCA全相联映射方式B直接映射方式C组相联映射方式D随机映射方式38. 指令的顺序寻址方式，是指下一条指令的地址由 给出。DA. 数据寄存器B. 堆栈指示器C. 状态寄存器D. 程序计数器39. 存储器堆栈是由程序员设置出来作为堆栈使用的一部分 。CA. 寄存器B. 高速缓冲存储器C. 主存储器D. 辅助存储器40. 当执行指令时，CPU能自动 程序计数器的内容，使其始终保持将要执行的下一条指令的主存地址，为取下一条指令做好准备。CA保持B复位C递增D递减41. 适配器的作用是保证 用计算机系统特性所要求的形式发送或接收信息。AA. I/O设备B. 控制器C. 寄存器D. 存储器42. Cache的功能由 实现，因而对程序员是透明的。BA. 软件B. 硬件C.固件D. 软硬件43. 虚拟地址空间的大小实际上受到 容量的限制。CA. 逻辑存储器B. 内存储器C. 辅助存储器D. 主存储器44. 硬布线控制器的特点是。ABCA设计非常复杂，且代价很大B调试非常复杂，且代价很大C速度较快，主要取决于逻辑电路的延迟D速度较慢，主要取决于逻辑电路的延迟45某寄存器中的值有时是地址，因此只有计算机的_ C _才能识别它。 A 译码器 B 判断程序 C 指令 D 时序信号46.操作控制器的功能是_ D _。A.产生时序信号 B.从主存取出一条指令 C.完成指令操作的译码D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令47、用16位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是_ B _。 A 0，216 1 B 0，215 1 C 0，214 1 D 0，215 48、某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是_ A _。A. 1M B. 4MB C. 4M D. 1MB49、常用的虚拟存贮系统由_ A _两级存贮器组成，其中辅存是大容量的磁表面存贮器。A.主存-辅存 B.快存-主存 C.快存-辅存 D.通用寄存器-主存50、为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用_ A _接口。A.SCSI B.专用 C.ESDI D.RISC51、某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_ B _ A. 64K B. 32K C. 64KB D. 32 KB 52、下面浮点运算器的描述中正确的句子是：_ A _。 A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算53、寄存器间接寻址方式中，操作数处在_ B _。 A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈54、微程序控制器中，机器指令与微指令的关系是_ B _。 A. 每一条机器指令由一条微指令来执行 B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成55、某DRAM芯片，其存储容量为512K8位，该芯片的地址线和数据线数目为_ D _ 。 A8，512 B512，8 C18，8 D19，856、相联存储器是按_ C _ 进行寻址的存储器。 A地址指定方式 B堆栈存取方式 C内容指定方式 D。地址指定与堆栈存取方式结合57、指令系统中采用不同寻址方式的目的主要是_ B _ 。 A实现存储程序和程序控制 B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存 D提供扩展操作码的可能并降低指令译码难度58、并行I/O标准接口SCSI中，一块主适配器可以连接_ B _ 台具有SCSI接口的设备。A6 B715 C8 D1059、计算机的存储器系统是指_ D _。A. RAM存储器 B. ROM存储器 C. 主存储器 D. cache，主存储器和外存储器60、至今为止，计算机中的所有信息仍以二进制方式表示的理由是_ C _。A 节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信息处理方便61、x=+0.1011, y=+0.0110，则用补码运算x-y补=_ A _。A. 0.0101 B. 0.0001 C. 1.1011 D. 1.111162、某机字长32位，其中1位符号位，31位表示尾数。若用定点整数表示，则最小负整数为_ A _。 A. -(231-1) B. -（230-1） C. -（231+1） D. -（230+1）63、存储单元是指_ B _。A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合 D. 存放两个字节的所有存储元集合64、某存储器芯片的存储容量为8K8位，则它的地址线和数据线引脚相加的和为_ C _A. 12 B. 13 C. 21 D. 2265、CPU对通道的请求形式是_ D _。A. 自陷 B. 中断 C. 通道命令 D. I/O指令一个定点数由A._和B._两部分组成，根据小数点位置不同，定点数有C._和D._两种表示方法。A. 符号位 B. 数值域 C. 纯小数 D. 纯整数硬布线控制器的基本思想是：某一A._控制信号是B._译码输出.、C._信号、D._信号的逻辑函数。A. 微操作 B. 指令操作码 C. 时序 D. 状态条件1、Cache是一种A_存储器，是为了解决CPU和主存之间B_不匹配而采用的一项重要的硬件技术。现发展为C_体系。A高速缓冲 B速度 C多级cache体系2、一个较完善的指令系统应包含A_类指令，B_类指令，C_类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。A数据传送 B算术运算 C逻辑运算3、为了解决多个A_同时竞争总线，B_必须具有C_部件。A主设备 B控制权 C总线仲裁4、多个用户公享主存时，系统应提供A._。通常采用的方法是B._保护和C._ 保护，并用硬件来实现。A.存储保护 B.存储区域 C.访问方式5、在计算机系统中，多个系统部件之间信息传送的公共通路称为A._。就其所传送 信息的性质而言，在公共通路上传送的信息包括数据、B._、C._信息。A.总线 B.地址 C.控制6、相联存储器不按地址而是按A_访问的存储器，在cache中用来存放B_，在虚拟存储器中用来存放C_。A内容 B行地址表 C段表、页表和快表7、根据地址格式不同，虚拟存贮器分为A_、B_和C_三种。A页式 B段式 C段页式8、CPU从主存取出一条指令并执行该指令的时间叫做A_，它常用若干个B_来表示，而后者又包含有若干个C_ A指令周期 B机器周期 C时钟周期9、正数的原码、反码、补码都相同，即在其真值前面加符号位(0)10、对存储器的要求是A. _，B. _，C. _。为了解决这三方面的矛盾计算机采用多级存储体系结构。A.容量大 B. 速度快 C. 成本低 3. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. _，B. _4. 运算器和C. _管理等部件。A. Cache B. 浮点 C. 存储 5. 每一种外设都是在它自己的A。_控制下进行工作，而A则通过B. _和C. _相连并受C 控制。A.设备控制器 B. 适配器 C. 主机通道是一个特殊功能的A._ ，它有自己的B._ 专门负责数据输入输出的传输控制。A.处理器 B.指令和程序计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用A._ 传送、B._ 传送、C._ 传送。A.并行 B.串行 C.复用CPU能直接访问A._ 和B._ ，但不能直接访问磁盘和光盘。A.cache B.主存并行I/O接口A._ 和串行I/O接口B._ 是目前两个最具有权威性的标准接口技术。A.SCSI B.IEEE13944、（2分）在存储体系中为扩充主存容量用虚拟存储器 ，为提高访存速度用Cache-主存体系。5. （4分）存储管理中的地址映象方式有全相联 直接相联 组相联和段相联。当符号相同的两数相加时，如果结果的符号与加数(或被加数)不相同，则为溢出。当任意符号两数相加时，如果C=Cf,运算结果正确，其中C为数值最高位的进位，Cf为符号位的进位。如果CCf，则为溢出，所以溢出条件=C Cf。采用双符号位fS1fS2。正数的双符号位为00，负数的双符号位为11。符号位参与运算，当结果的两个符号位fS1和fS2不相同时，为溢出。所以溢出条件=fS1fS2，或者溢出条件=fS1fS2+fS1fS2。“取”数操作： 1、为了从存储器中取一个信息字，CPU必须指定存储器字地址，并进行“读”操作。 CPU需要把信息字的地址送到AR，经地址总线送往主存储器。 2、同时，CPU应用控制线(read)发一个“读”请求。 3、此后，CPU等待从主存储器发来的回答信号，通知CPU“读”操作完成。 主存储器通过ready线做出回答，若ready信号为“1”，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时，“取”数操作完成。写数操作： 为了“存”一个字到主存，1、CPU先将信息字在主存中的地址经AR送地址总线，并将信息字送DR。2、同时，发出“写”命令。3、此后，CPU等待写操作完成信号。主存储器从数据总线接收到信息字并按地址总线指定的地址存储，然后经ready控制线发回存储器操作完成信号。这时，“存”数操作完成。MN的含义（M是单元数，N是一单元的二进制位数，地址长度由M决定，一次读、写位数由N决定，16K1也可变成8K2或4K4等，16K=102416=16384实际存储器往往需要字向和位向同时扩充。若存储器的容量为MN，使用 LK位存储器芯片，则所需要的芯片数量为：(M/L)*(N/K)。冯诺伊曼计算机具有5大部件：控制器、运算器、存储器、输入设备、输出设备运算器通常由算术逻辑单元（Arithmetic Logic Unit，ALU）和一系列寄存器组成为了对计算机系统进行描述、分析、设计和使用，人们从语言的角度出发，把计算机系统按功能划分成5个层次级别，第1级是微程序设计级，属于硬件级，由机器硬件直接执行微指令，也可直接用组合逻辑和时序逻辑电路实现第2级是机器语言级，也属于硬件级，由微程序解释机器指令系统第3级是操作系统级，属于（软硬件）混合级，由操作系统程序实现第4级是汇编语言级，属于软件级，由汇编程序支持和执行第5级是高级语言级，也属于软件级，由各种高级语言编译程序支持和执行翻译程序有编译程序和解释程序两种编译程序：一次翻译，多次执行，修改原程序必须重新翻译。解释程序：翻译一条执行一条，重复执行则重新翻译如果逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。多体交叉存储器的编址方式问题：通常有两种，即所谓“高位交叉”和”低位交叉”，”高位交叉”是用地址的高位部分给出模块号，用地址的低位部分给出模块内单元号；”低位交叉”是用地址的低位部分给出模块号，用地址的高位部分给出模块内单元号。 设存储器包含m个模块，每个模块的容量为l，则“高位交叉”和”低位交叉”方式下，第i个模块所包含的统一单元编号应分别为： mi + j (高) mj + i (低) (i=0,1,2,.,m-1; j=0,1,2,.,l-1;) 若以四个模块为例，则”高位交叉”和”低位交叉”编址如下表所示:模块高位交叉低位交叉M0M1M2M30, 1, 2, 3,.,l-1;l+0, l+1, l+2,2l-1;2l+0, 2l+1,.,3l-1;3l+0, 3l+1,.,4l-1;0,4,8,12,.l-4;1,5,9,13,.l-3;2,6,10,14,l-2;3,7,11,15,l-1;高(低)两位地址编码0 00 11 01 1若以总共16个地址为例,；“低位交叉”对地址连续的访问有利，因为这时连续的地址落在不同的模块,可以重叠或交叉访问；”高位交叉”对地址离散的访问有利，因为此时离散的地址落在不同的模块。图4.22是“低位交叉”的示例。 访问方式 多体交叉存储器可以有两种访问方式:一种是所有模块同时启动一次访问周期,各模块同时执行读/写操作；另一种是m个模块按一定的顺序依次启动各自的访问周期,启动相邻模块的最小时间间隔等于单模块访问周期的1/m。前一种叫同时(重叠)访问,后一种叫交叉访问,图4.22(b)为交叉访问的示意。 高位交叉编址用于扩大主存储器的容量；低位交叉编址可实现主存储器的并行访问指令系统(IS:Instruction Set)，是一台机器指令的集合，是计算机硬件功能的表示 ，是计算机硬件与程序员之间的接口。系列计算机是基本指令系统相同、基本体系结构相同、但组成和实现不一定相同的一系列计算机Intel 80386包括指令部件、执行部件和存储管理部件等。指令部件完成取指及指令译码功能，并产生控制信号；执行部件包括ALU、乘法部件、寄存器组等；存储管理部件用来确定存储器地址。控制器的组成：1. 程序计数器(PC)； 2。 指令寄存器(IR) 用以存放当前正在执行的指令，以便在指令执行过程中，控制完成一条指令的全部功能；3。指令译码器或操作码译码器对指令寄存器中的操作码进行分析解释，产生相应的控制信号；4。脉冲源及启停线路脉冲源产生一定频率的脉冲信号作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号，在机器刚加电时，还应产生一个总清信号(reset)。启停线路保证可靠地送出或封锁时钟脉冲，控制时序信号的发生或停止，从而启动机器工作或使之停机。5。时序控制信号形成部件，当机器启动后，在CLK时钟作用下，根据当前正在执行的指令的需要，产生相应的时序控制信号，并根据被控功能部件的反馈信号调整时序控制信号一条指令的执行过程叫作一个“指令周期”，一个“指令周期”划分成若干个“CPU周期(机器周期)”，一个CPU周期又划分成若干个“时钟周期(T周期)”，一个“时钟周期”还可以进一步划分成若干节拍，在每一个节拍里，可执行若干操作(通常叫微操作)，一条指令的功能正是通过这些有序的微操作实现的；将一条指令分成若干条微指令，按次序执行这些微指令，就可以实现指令的功能。组成微指令的微操作，又称微命令控制存储器：微程序是存放在存储器中的，由于该存储器主要存放控制命令(信号)与下一条执行的微指令地址(简称为下址)，所以被叫做控制存储器。微指令： 包含若干个可同时发出的微命令的指令叫微指令，一般而言，一条微指令给出一个机器周期所需的各种微命令(与机器指令相比较)； 微程序：由若干条微指令组成的程序叫微程序，每条机器指令都对应一段微程序(与机器指令程序相比较)； 控制存储器：用来存放微程序的存储器叫控制存储器，通常是PROM或EPROM，而且每个单元的字长较长；所谓微程序流的控制是指当前微指令执行完毕后，怎样控制产生后继微指令的微地址。产生后继微指令地址的几种方法：（1）由硬件将“微程序入口”地址置入PC（微程序计数器兼控存的地址寄存器，输入有4个来源）；（2）根据机器指令操作码译码形成后继微地址；（3）在当前微指令地址上+1形成后继微地址；（4）根据转移条件形成转移地址送PC；硬布线控制器的设计方法大体如下: (1) 列出每条指令的操作时间表； (2) 对每种控制信号列出其逻辑表达式； (3) 对这些表达式进行综合、化简； (4) 用各种元器件电路实现这些逻辑表达式。 控制器的控制方式 控制器的控制方式，指的是控制器如何控制指令的执行，或者说如何控制各种指令的微操作的方式，如何执行一个确定的微操作序列的过程。常用的有三种方式，即同步方式，异步方式和联合方式控制器有两种实现方案，微程序设计方案和硬布线方案，这两种方案在功能上是等价的；微程序设计方案是用微指令给出一个机器周期内所需的控制信号，用一段微程序给出一条机器指令执行时所需要的全部控制信号；其优点是提供了指令系统的可修改性和可兼容性，其缺点是比较而言速度较慢；硬布线方案是用组合逻辑电路提供机器指令执行时所需要的各种控制信号；其优点是比较而言速度较快，其缺点是指令系统难以修改，且控制器的结构不规整，不便集成。CPU解释执行机器指令的基本原理是：根据指令的类型，产生各种时序控制信号，控制CPU执行一系列的（微）操作，通过这些操作完成指令的既定功能；控制器是给出机器指令执行时所需要的各种控制信号的部件；衡量存储器有三个指标： 容量、速度和价格位。从CPU的角度看，cache-主存层次的速度接近于cache，容量与每位价格则接近于主存。因此，解决了速度与成本之间的矛盾。cache存储器可行性基础是程序执行的局部性原理程序访问的局部性：在从主存读出新的字块调入cache存储器时，如果遇到cache存储器中相应的位置已被其他字块占有，那么就必须去掉一个旧的字块，让位于一个新的字块。这种替换应该遵循一定的规则，例如： LRU最近最少使用算法。 段式管理 的优点是段的分界与程序的自然分界相对应；段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享。 其缺点是容易在段间留下许多空余的零碎存储空间不好利用，造成浪费。 页式管理系统的信息传送单位是定长的页，主存的物理空间也被划分为等长的固定区域，称为页面。 其优点新页调入主存也很容易掌握，只要有空白页面就可。是可能造成浪费的是程序最后一页的零头，它比段式管理系统的空间浪费要小得多。 页式管理系统的缺点正好和段式管理系统相反，由于页不是逻辑上独立的实体，所以处理、保护和共享都不及段式来得方便。 输入输出系统包括外部设备(输入输出设备和辅助存储器)及其与主机(CPU和存储器)之间的控制部件。控制部件称之为设备控制器，诸如磁盘控制器、打印机控制器等，有时也称为设备适配器或接口设备编址有两种方式: 独立编址和统一编址；设备控制器(I/O接口)的基本功能：(1) 实现主机和外围设备之间的数据传送控制。(2) 实现数据缓冲，以达到主机同外围设备之间的速度匹配。 (3) 接受主机的命令，提供设备接口的状态，并按照主机的命令控制设备。输入输出接口按照数据传送的宽度可分为并行接口和串行接口。按照数据传送的控制方式可分成程序控制输入输出接口，程序中断输入输出接口和直接存储器存取(DMA)接口等。引起中断的事件，即发出中断请求的来源，称为中断源。DMA 的数据传送过程可分为三个阶段： DMA 传送前预处理、DMA 控制 IO 设备与主存之间的数据传送及传送后处理I/O设备数据传送控制方式：1. 程序直接控制方式2. 程序中断传送方式3. 直接存储器存取方式4. I/O通道控制(I/O channel control)方式5. 外围处理机方式IO 通道是计算机系统中代替 CPU管理控制外设的独立部件，是一种能执行有限 IO 指令集合通道命令的 IO 处理机。DMA 与通道的重要区别是： DMA 完全借助于硬件完成数据传送，而通道则是通过一组通道命令与硬件一起完成数据传送。为了CPU便于对I/O设备进行寻址和选择，必须给众多的I/O设备进行编址，也就是给每一台设备规定一些地址码，称为设备号或设备代码。中断的作用: (1) CPU与I/O设备并行工作(2) 硬件故障处理(3) 实现人机联系(4) 实现多道程序和分时操作(5) 实现实时处理(6) 实现应用程序和操作系统(管态程序)的联系(6) 实现应用程序和操作系统(管态程序)的联系DMA控制器组成: 1. 多个设备寄存器DMA控制器中主要的寄存器有：(1) 主存地址寄存器(MAR)该寄存器初始值为主存缓冲区的首地址，在传送前由程序送入。(2) 外围设备地址寄存器(ADR)该寄存器存放I/O设备的设备码，或者表示设备信息存储区的寻址信息。(3) 字数计数器(WC)该计数器对传送数据的总字数进行统计。(4) 控制与状态寄存器(CSR)该寄存器用来存放控制字和状态字。 (5) 数据缓冲寄存器(DBR)该寄存器用来暂存I/O设备与主存传送的数据。 2. 中断控制逻辑DMA中断控制逻辑负责申请CPU对DMA进行预处理和后处理。3. DMA控制逻辑 一般包括设备码选择电路，DMA优先排队电路，产生DMA请求的线路等，在DMA取得总线控制权后控制主存和设备之间的数据传送。4. DMA 接口与主机和 IO 设备两个方向的数据线、地址线和控制信号线以及有关收发与驱动线路。信息在总线上的传送方式可分为同步和异步两种。 在同步方式下，通信双方由统一的时钟控制信息的传送，时钟通常是由CPU发出的，并送到总线上的所有部件。经过某一预定时间，本次总线传送周期结束，进入下一个总线周期。 异步通信方式是一种”握手”或”应答”方式，发送者将数据放到总线并发出”数据准备好”信号，经过不定长的时间间隔，接收者接收数据并向发送者发回”数据已接收”的应答信号，一次总线传送周期结束。异步通信方式便于实现不同速度部件之间的数据传送。 1、什么是寻址技术？寻址技术研究的主要内容和主要对象是什么？解：寻址技术是指寻找数据及其它信息的地址的技术，它是软件与硬件的一个主要分界面。寻址技术要研究的主要内容包括编址方式、寻址方式和定位方式等。寻址技术研究的对象主要有寄存器、主存储器、堆栈和输入输出设备等，其中以面向主存储器的寻址技术为主要研究对象。1. 请简述Cache的基本工作过程。【解】当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。2. 什么是页式虚拟存储器中的快表？【解】为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表，以减少时间开销。快表由硬件组成，它比页表小得多。1. 请简述现代计算机系统中的多级存储器体系结构。【解】为了解决对存储器要求容量大、速度快、成本低三者之间的矛盾，目前在计算机系统中，通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。2. 在主存与Cache间为什么要建立地址映射？请简述3种不同的地址映射方式。【解】与主存容量相比，Cache的容量很小，它保存的内容只是主存内容的一个子集。为了把主存块放到Cache中，必须应用某种方法把主存地址定位到Cache中，称作地址映射。地址映射方式有全相联方式、直接方式和组相联方式三种：全相联映射方式：将主存的一个块直接拷贝到Cache中的任意一行上。直接映射方式：一个主存块只能拷贝到Cache的一个特定行位置上去。组相联映射方式：将Cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行则是灵活的。一 主存容量为256MB，虚存容量为2GB，则虚拟地址和物理地址各为多少位？如页面大小为4KB，则页表长度是多少？（10分）【解】 2 GB = 231 B 虚拟地址为31位 256 MB = 228 B 物理地址为28位页表长度 = 虚存容量/页面大小 = 2 GB / 4 KB = 512 K二 (1)某总线在一个总线周期中并行传送32位数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为50MHz，总线带宽是多少? (2)如果一个总线周期中并行传送64位数据，总线时钟频率升为100MHz，总线带宽是多少? （10分）【解】设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，根据定义可得：(1)32位=4Byte，总线带宽Dr = D/T = D 1/T = Df = 4B50106/s = 200MB/s(2)64位=8Byte，总线带宽Dr = Df = 8B100106/s = 800MB/s 1. 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？【解】CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。1. Cache存储器中为什么会产生替换？请列举3种常用的替换算法。【解】Cache工作原理要求它尽量保存最新数据，当一个新的主存块需要拷贝到Cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。常用替换算法包括：最不经常使用(LFU)算法、近期最少使用(LRU)算法、随机替换。2. 什么是虚拟存储器中的段页式管理？【解】采用分段和分页结合的方法。程序按模块分段，段内再分页，进入主存仍以页为基本信息传送单位，用段表和页表进行两级定位管理。2、用16M字8位的存储芯片构成一个64M字16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。(1)计算需要多少个存储器芯片。 (2)存储器芯片和主存储器的地址长度各需要多少位？ (3)画出用存储器芯片构成主存储器的逻辑示意图。 (4)用16进制表示的地址1234567，其体内地址和体号是多少？ 问答第3题解： (1)需要存储器芯片： 2分 (2)存储器芯片的地址长度为24位 2分 主存储器的地址长度为26位 2分 (3)用存储器芯片构成主存储器的逻辑示意图如下： 4分 (4)用16进制表示的地址1234567，其体内地址为：48D159，体号为3 2分1. 为了使CPU不至因为等待存储器读写操作的完成而无事可做，可以采取哪些加速CPU和存储器之间有效传输的特殊措施？【解】主存储器采用更高速的技术来缩短存储器的读出时间，或加长存储器的字长；采用并行操作的双端口存储器；在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间；在每个存储器周期中存取几个字。2. 请简述计算机的流水处理过程。【解】为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。3. 如何区分选择通道、数组多路通道和字节多路通道？【解】选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。4. 多处理机系统与机群系统有什么差别？【解】多处理机系统由若干台独立的计算机组成，每台计算机能够独立执行自己的程序，彼此之间通过互连网络连接，实现程序之间的数据交换和同步。机群系统是一组完整的计算机互连，它们作为一个统一的计算资源一起工作，并能产生一台机器的印象。2、一台实验计算机共有5种指令、8个通用数据寄存器，这5种指令的使用频度分别为35、25、20、10、10。(1)要求操作码的平均长度最短，请设计操作码编码，并计算所设计操作码的实际平均长度。(2)要求设计8位字长的两地址寄存器-寄存器型指令3种，16位字长的寄存器-存储器型指令两种，其中，存储器地址采用直接寻址方式。请设计指令格式，给出5种指令的操作码编码、各个字段的长度和名称。 答;(1)采用Huffma编码法 操作码平均长度： H(0.350.250.20)2(0.100.10)32.20 指令序号指令使用频度操作码编码10.350020.250130.201040.1011050.10111(2) 5种指令的格式、操作码编码、各字段的长度和名称 操作码（2位）目的寄存器（3位）源寄存器（3位）R-R型指令100RdRsR-R型指令201RdRs R-R型指令310RdRs操作码（3位）寄存器（3位）主存地址（10位）R-M型指令1110 RAR-M型指令1111 RA什么是计算机系统结构？答：计算机系统结构作为一门学科，主要研究软件、硬件功能分配和对软件、硬件界面的确定，即哪些功能由软件完成，哪些功能由硬件完成。什么叫透明性？答：在计算机技术中，一种本来是存在的事物或属性，但从某种角度看似乎不存在，称为透明性现象。通常，在一个计算机系统中，低层机器级的概念性结构和功能特性，对高级语言程序员来说是透明的。一台模型机共有7条指令，各指令的使用频率分别为35%，25%，20%，10%，5%，3%和2%，有8个通用数据寄存器，2个变址寄存器。（1） 要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。（2） 设计8字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于127。请设计指令格式，并给出各字段的长度和操作码的编码。解答14:（1）指令号 出现的频率 编码指令号出现的频率编码135% 00225% 01320% 10410% 11055% 111063% 1111072% 11111这样，采用Huffman编码法得到的操作码的平均长度为：H = 2(0.35+0.25+0.20) + 30.10 + 4 0.05 + 5(0.03 + 0.02)= 6+0.3+0.2+0.25=35（2）设计8位字长的寄存器-寄存器型变址寻址方式指令如下：因为只有8个通用寄存器，所以寄存器地址需3位，操作码只有两位，设计格式如下：2 33操作码OP 源寄存器R1 目的寄存器R2三条指令的操作码分别为00，01，10设计16位字长的寄存器-存储器型变址寻址方式指令如下： 4318操作码OP 通用寄存器 变址寄存器 偏移地址四条指令的操作码分别为1100， 1101，1110，1111什么是CISC、RISC？答：RISC和CISC是指令系统优化设计的两个截然相反的方向。CISC是指复杂指令系统计算机，它的设计思想是增强指令的功能，设置一些功能复杂的