[计算机硬件及网络]6_第6次课 C54x的片内外设.ppt

2019年3月29日,DSP原理及应用,1,第2章 TMS320C54x的硬件结构,2.6 C54x的片内外设电路,C54x器件除了提供哈佛结构的总线、功能强大的CPU以及大容量的存储空间外，还提供了必要的片内外部设备。 不同型号的C54x芯片，所配置的片内外设有所不同，这些片内外设主要包括：, 通用I/O引脚 定时器 时钟发生器 主机接口HPI, 串行通信接口 软件可编程等待 状态发生器 可编程分区转换逻辑,2019年3月29日,DSP原理及应用,2,第2章 TMS320C54x的硬件结构,1通用I/O引脚,C54x芯片为用户提供了两个通用的I/O引脚。,XF：用于程序向外设传输标志信息。 通过此引脚的置位或复位，可以控制外设 的工作。,2.6 C54x的片内外设电路,2019年3月29日,DSP原理及应用,3,第2章 TMS320C54x的硬件结构,2定时器,C54x的定时器是一个带有4位预分频器的16位可软件编程减法计数器。 这个减法计数器每来1个时钟周期自动减1，当计数器减到0时产生定时中断。 通过编程设置特定的状态可使定时器停止、恢复运行、复位或禁止。,2.6 C54x的片内外设电路,2019年3月29日,DSP原理及应用,4,第2章 TMS320C54x的硬件结构,2定时器,C54x的定时器主要包括3个存储器映像寄存器：,定时设定寄存器TIM 定时周期寄存器PRD 定时控制寄存器TCR, 定时设定寄存器TIM 它是一个16位减法计数器，映射到数据存储空间的0024H单元。复位或定时器中断（TINT）时，TIM内装入PRD寄存器的值（定时时间），并进行自动减1操作。, 定时周期寄存器PRD 16位的存储器映像寄存器，位于数据存储空间的0025H单元，用来存放定时时间常数。每次复位或TINT中断时，将定时时间装入TIM寄存器。,2019年3月29日,DSP原理及应用,5,第2章 TMS320C54x的硬件结构,2定时器, 定时控制寄存器TCR 16位的存储器映像寄存器，位于数据存储空间的0026H单元，用来存储定时器的控制位和状态位，包括定时器分频系数TDDR、预标定计数器PSC、控制位TRB和TSS等。,定时中断的周期： CLKOUT（TDDR1）（PRD1）,时钟周期,分频系数,时钟周期,2019年3月29日,DSP原理及应用,6,第7章 TMS320C54x的片内外设、接口及应用,定时器主要由定时寄存器TIM、定时周期寄存器PRD、定时控制寄存器TCR及相应的逻辑控制电路组成。 寄存器TIM、PRD和TCR是存储器映像寄存器，地址分别为0024H、0025H和0026H。,(1) 定时器结构,定时器的组成,2019年3月29日,DSP原理及应用,7,第7章 TMS320C54x的片内外设、接口及应用,定时器的组成,主定时模块,预定标模块,2019年3月29日,DSP原理及应用,8,第7章 TMS320C54x的片内外设、接口及应用,定时寄存器TIM,逻辑控制电路,定时周期寄存器PRD,定时控制寄存器TCR,16位减1计数器。地址：0024H,用来存放定时时间。地址：0025H,存放定时器的控制位和状态位。地址：0026H。,用来控制定时器协调工作。,2019年3月29日,DSP原理及应用,9,第7章 TMS320C54x的片内外设、接口及应用,逻辑控制电路：由三个或门和一个与门组成。, 通过或门1、3控制PRD的加载计数； 通过或门1、2控制PSC的加载计数。 停止控制位TSS：通过与门屏蔽CLKOUT信号来控制定时器的启动。 TINT外部定时中断，定时时间到发中断； TOUT定时输出，输出定时波形。,2019年3月29日,DSP原理及应用,10,第7章 TMS320C54x的片内外设、接口及应用,主定时模块包括PRD和TIM,由预定标模块定时，预定标模块每输出一个时钟，TIM减1。当TIM减到0后，TIM装入PRD的值。,(2) 定时器工作原理,主定时模块的定时中断(TINT)信号输出至CPU以及定时器的输出引脚TOUT。,2019年3月29日,DSP原理及应用,11,第7章 TMS320C54x的片内外设、接口及应用,预定标模块包括TCR中的TDDR和PSC位，由CPU时钟定时，每来一个CPU时钟，PSC值减1。 当PSC减至0、设备复位或定时器复位时，TDDR的内容复制到PSC中。,4位预定标计数器PSC和16位定时计数器TIM组成一个20位计数器，定时器每接收一个CPU时钟减1,当计数器减到0时，产生定时中断(TINT),同时PSC和TIM重新装入预设的值。,2019年3月29日,DSP原理及应用,12,第7章 TMS320C54x的片内外设、接口及应用,由逻辑控制电路控制定时器运行。, 定时分频系数和周期数分别装入TCD和PRC寄存器中；, 每来一个定时脉冲CLKOUT，计数器PSC减1；, 当PSC减至0时，PSC产生借位信号；, 在PSC的借位信号作用下，TIM减1计数，同时将分频系数装入PSC，重新计数；, 当TIM减到0时，定时时间到，由借位产生定时中断TINT和定时输出TOUT，并将PRD中的时间常数重新装入TIM。,定时器的工作过程：,2019年3月29日,DSP原理及应用,13,第7章 TMS320C54x的片内外设、接口及应用,16位存储器映像寄存器，包含定时器的控制位和状态位。,(3) 定时控制寄存器TCR,保留位,软件调试控制位,预定标计数器,重新 加载位,停止 状态位,分 频 系 数,2019年3月29日,DSP原理及应用,14,第7章 TMS320C54x的片内外设、接口及应用,TDDR：定时器分频系数,用来对CLKOUT进行分频,以改变定时周期。 最大预定标值为16，最小预定标值为1。 当PSC减到0后，以TDDR中的数加载PSC。,TSS：定时器停止状态位，用于停止或启动定时器 复位时，TSS位清0，定时器立即定时。 TSS=0，定时器启动工作； TSS=1，定时器停止工作。,2019年3月29日,DSP原理及应用,15,第7章 TMS320C54x的片内外设、接口及应用,TRB：定时器重新加载位，用来复位片内定时器。 当TRB置1时，以PRD中的数加载TIM，以及以TDDR中的值加载PSC。TRB总是读成0。,PSC：定时器预定标计数器，其标定范围为116。当PSC减到0后，TDDR位域中的数加载到PSC, TIM减1。,2019年3月29日,DSP原理及应用,16,第7章 TMS320C54x的片内外设、接口及应用,Free、Soft：软件调试控制位。Free和Soft位结合使用，用来控制调试程序断点操作情况下的定时器工作状态。,保留：读成0。,2019年3月29日,DSP原理及应用,17,第7章 TMS320C54x的片内外设、接口及应用,定时器的基准工作脉冲由CLKOUT提供，每来一个脉冲预定标计数器PSC减1，当PSC减至0时，下一个脉冲到来，PSC产生借位。 借位信号分别控制定时计数器TIM减1和或门2的输出，重新将TDDR的内容加载预定标计数器PSC，从而完成定时工作的一个基本周期。,(4) 定时器的初始化,定时器的定时时间为： 定时周期 = CLKOUT(TDDR+1)(PRD+1),2019年3月29日,DSP原理及应用,18,第7章 TMS320C54x的片内外设、接口及应用,定时器初始化步骤如下： TCR的TSS位置1，关闭定时器，停止定时； 装载PRD值； 重新装入TCR，初始化TDDR，设置TSS=0和TRB=1，重装载定时器周期。启动定时器。,设置定时器中断方法(INTM=1)如下： 将IFR中的TINT置1,以清除尚未处理完的定时器中断； 将IMR中的TINT置1,启动定时器中断。 将INTM置0,启动全部中断。,2019年3月29日,DSP原理及应用,19,第7章 TMS320C54x的片内外设、接口及应用,复位时，TIM和PRD被设置为最大值(0FFFFH)，TCR中的TDDR置0，定时器可以通过启动定时控制寄存器(TCR)完成以下操作： 设定定时器的工作方式； 设定预定标计数器中的当前数值； 启动或停止定时器； 重新装载定时器； 设置定时器的分频值。,2019年3月29日,DSP原理及应用,20,第7章 TMS320C54x的片内外设、接口及应用,【例】定时器自动装载定时。,TSS=0:启动定时器；TRB=1:自动装载；TDDR=Ah:分频系数10 soft=1，free=0:计数器减至0时，停止工作；TCR=0AAAH。 定时周期：0101H；关闭定时器中断：IFR=0008H； 开放定时器中断：IMR=0008H。,STM #0000H，SWWSR STM #0010H，TCR STM #0101H，PRD STM #0AAAH，TCR STM #0080H，IFR STM #0080H，IMR RSBX INTM,；不插等待时间 ；TSS=0关闭定时器 ；加载周期寄存器(PRD) ；装入定时器控制字，启动定时器 ；消除尚未处理完的定时器中断 ；开放定时器中断 ；开放中断,2019年3月29日,DSP原理及应用,21,第2章 TMS320C54x的硬件结构,3时钟发生器,主要用来为CPU提供时钟信号，由内部振荡器和锁相环（PLL）电路两部分组成。可通过内部的晶振或外部的时钟源驱动。 锁相环电路具有频率放大和信号提纯的功能，利用PLL的特性，可以锁定时钟发生器的振荡频率，为系统提供高稳定的时钟频率。 锁相环能使时钟源乘上一个特定的系数，得到一个比内部CPU时钟频率低的时钟源。,2.6 C54x的片内外设电路,2019年3月29日,DSP原理及应用,22,第8章 TMS320C54x的硬件设计,时钟电路用来为C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。,(1)时钟信号的产生,C54x时钟信号的产生有两种方法： 使用外部时钟源； 使用芯片内部的振荡器。,2019年3月29日,DSP原理及应用,23,第8章 TMS320C54x的硬件设计,(a) 使用外部时钟源,将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。,外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。,2019年3月29日,DSP原理及应用,24,第8章 TMS320C54x的硬件设计,(b)使用芯片内部的振荡器,在芯片的X1和X2/CLKIN引脚之间接入一个晶体,用于启动内部振荡器。,C1=C2=20pF,2019年3月29日,DSP原理及应用,25,第8章 TMS320C54x的硬件设计,(2)锁相环PLL,锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时钟频率进行锁定,为芯片提供高稳定频率的时钟信号。 锁相环还可以对外部时钟频率进行倍频，使外部时钟源的频率低于CPU的机器周期，以降低因高速开关时钟所引起的高频噪声。,C54x的锁相环有两种形式： 硬件配置的PLL： 软件可编程PLL：,用于C541、C542、C543、C545和C546；,用于C545A、C546A、C548、C549、C5402、C5410和C5420。,2019年3月29日,DSP原理及应用,26,第8章 TMS320C54x的硬件设计,硬件配置的PLL是通过设定C54x的3个时钟模式引脚(CLKMD1、CLKMD2和CLKMD3)的状态来选择时钟方式。,(a) 硬件配置的PLL,上电复位时，C54x根据这三个引脚的电平，决定PLL的工作状态，并启动PLL工作。,2019年3月29日,DSP原理及应用,27,第8章 TMS320C54x的硬件设计,注意：, 时钟方式的选择方案是针对不同的 C54x芯片而言。, 停止工作方式等效于IDLE3省电方式。,2019年3月29日,DSP原理及应用,28,第8章 TMS320C54x的硬件设计,进行硬件配置时，其工作频率的是固定的。 若不使用PLL，则对内部或外部时钟分频，CPU的时钟频率等于内部振荡器频率或外部时钟频率的一半； 若使用PLL，则对内部或外部时钟倍频，CPU的时钟频率等于内部振荡器或外部时钟源频率乘以系数N， 即 时钟频率 = (PLLN),2019年3月29日,DSP原理及应用,29,第8章 TMS320C54x的硬件设计,软件配置的PLL具有高度的灵活性。它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。 软件PLL的时钟定标器提供各种时钟乘法器系数，并能直接接通和关断PLL。 软件PLL的锁定定时器可以用于延迟转换PLL的时钟方式，直到锁定为止。,(b) 软件配置的PLL,2019年3月29日,DSP原理及应用,30,第8章 TMS320C54x的硬件设计, 时钟方式寄存器CLKMD,用来定义PLL时钟模块中的时钟配置，为用户提供各种时钟乘系数，并能直接通断PLL。,PLL乘数,PLLMUL：为PLL的倍频乘数，读/写位。 与PLLDIV和PLLNDIV一起决定PLL的频率。,PLL除数,PLLDIV：为PLL的分频除数，读/写位。 与PLLMUL和PLL NDIV一起决定PLL的频率。,PLL计数器,PLLCOUNT：PLL的减法计数器，读/写位。 用来对PLL开始工作到锁定时钟信号之前的一段时间进行计数定时，以保证频率转换的可靠性。,PLL通/断位,PLLON/OFF：PLL的通/断位，读/写位。 与PLLNDIV一起决定PLL是否工作。,时钟发生器 选择位,时钟发生器 选择位,PLLNDIV：时钟发生器选择位，读/写位。 用来决定时钟发生器的工作方式。与PLLMUL和PLLDIV位同时定义频率的乘数。,当PLLNDIV=0时，采用分频DIV方式； 当PLLNDIV=1时，采用倍频PLL方式。,PLLNDIV,PLL工作 状态位,PLL工作 状态位,PLL STATUS：PLL的工作状态位，只读位。 用来指示时钟发生器的工作方式。,当PLL STATUS=0时，时钟发生器工作于分频DIV方式； 当PLL STATUS=1时，时钟发生器工作于倍频PLL方式。,PLLSTATUS,2019年3月29日,DSP原理及应用,31,第8章 TMS320C54x的硬件设计, 软件PLL的工作方式,通过软件编程，可以使软件PLL实现两种工作方式：, PLL方式，即倍频方式。 芯片的工作频率等于输入时钟CLKIN乘以PLL的乘系数，共有31个乘系数，取值范围为0.2515。, DIV方式，即分频方式。 对输入时钟CLKIN进行2分频或4分频。,2019年3月29日,DSP原理及应用,32,第8章 TMS320C54x的硬件设计, 软件PLL的乘系数,软件PLL的乘系数可通过PLLNDIV、PLLDIV和PLLMUL的不同组合确定。,2019年3月29日,DSP原理及应用,33,第8章 TMS320C54x的硬件设计, 软件PLL的乘系数,根据PLLNDIV、PLLDIV和PLLMUL的不同组合，软件PLL共有31个乘系数，分别为: 0.25、 0.5、 0.75、 1、 1.25、 1.5、 1.75、 2、 2.25、 2.5、 2.75、 3、 3.25、 3.5、 3.75、 4、 4.5、 5、 5.5、 6、 6.5、 7、 7.5、 8、 9、 10、 11、 12、 13、 14、 15。,2019年3月29日,DSP原理及应用,34,第8章 TMS320C54x的硬件设计, 复位时钟方式,当芯片复位后，时钟方式寄存器CLKMD的值是由3个外部引脚(CLKMD1、CLKMD2和CLKMD3)的状态设定，从而确定了芯片的时钟方式。,C5402复位时设置的时钟方式:,2019年3月29日,DSP原理及应用,35,第8章 TMS320C54x的硬件设计, 复位时钟方式,通常，DSP系统的程序需要从外部低速EPROM中调入，可以采用较低工作频率的复位时钟方式，待程序全部调入内部快速RAM后，再用软件重新设置CLKMD寄存器的值，使C54x工作在较高的频率上。,例如，外部时钟频率为10MHz,CLKMD1CLKMD3=111,时钟方式为2分频。 复位后,工作频率为10MHz2=5MHz。 用软件重新设置CLKMD寄存器，就可以改变DSP的工作频率,如设定CLKMD=9007H，则工作频率为1010MHz=100MHz。,2019年3月29日,DSP原理及应用,36,第8章 TMS320C54x的硬件设计, 倍频切换,若要改变PLL的倍频，必须先将PLL的工作方式从倍频方式(PLL方式)切换到分频方式(DIV方式)，然后再切换到新的倍频方式。,实现倍频切换的步骤：,步骤1：复位PLLNDIV，选择DIV方式； 步骤2：检测PLL的状态，读PLLSTATUS位； 步骤3：根据所要切换的倍频，确定乘系数； 步骤4：由所需要的牵引时间，设置PLLCOUNT的当前值； 步骤5：设定CLKMD寄存器。,2019年3月29日,DSP原理及应用,37,第8章 TMS320C54x的硬件设计, 倍频切换,【例】 从某一倍频方式切换到PLL1方式。,必须先从倍频方式切换到分频方式，然后再切换到PLL1方式。,其程序如下： STM #00H，CLKMD Status：LDM CLKMD，A AND #01H，A BC Status，ANEQ STM #03EFH，CLKMD,；切换到DIV方式 ；测试PLLSTATUS位 ；若A0，则转移，,；表明还没有切换到DIV方式,；若A=0，则顺序执行， ；已切换到DIV方式,STM #03EFH，CLKMD ；切换到PLL1方式,注意：2分频与4分频之间也不能直接切换。,2019年3月29日,DSP原理及应用,38,第2章 TMS320C54x的硬件结构,4主机接口HPI,主机接口HPI是C54x芯片具有的一种8位或16位的并行接口部件，主要用于DSP与其他总线或主处理机进行通信。 HPI接口通过HPI控制寄存器（HPIC）、地址寄存器（HPIA）、数据锁存器（HPID）和HPI内存块实现与主机通信。,2.6 C54x的片内外设电路,2019年3月29日,DSP原理及应用,39,第2章 TMS320C54x的硬件结构,4主机接口HPI, 接口所需要的外部硬件少； HPI单元允许芯片直接利用一个或两个数据选通信号； 有一个独立或复用的地址总线； 一个独立或复用的数据总线与微控制单元MCU连接； 主机和DSP可独立地对HPI接口操作； 主机和DSP握手可通过中断方式来完成； 主机可以通过HPI直接访问CPU的存储空间，包括存 储器映像寄存器。 主机还可以通过HPI接口装载DSP的应用程序、接收 DSP运行结果或诊断DSP运行状态。,主要特点：,2019年3月29日,DSP原理及应用,40,第7章 TMS320C54x的片内外设、接口及应用,HPI接口有两种工作方式：, 共用寻址模式(SAM方式),在这种方式下，主机和C54x都能寻址HPI存储器。如果是异步工作的主机寻址，可在HPI内部重新得到同步。当C54x与主机的周期发生冲突时，则主机具有寻址优先权，C54x将等待一个周期。, 主机寻址模式(HOM方式),在HOM方式下，HPI存储器只能让主机寻址，而C54x则处于复位状态或IDLE2空转状态。主机可以访问HPI RAM，而C54x则配置为最小功耗。,2019年3月29日,DSP原理及应用,41,第7章 TMS320C54x的片内外设、接口及应用,HPI口可以支持主设备与C54x之间的高速数据传送。,在SAM工作方式时，若HPI每5个CLKOUT周期传送一个字节，则主机的运行频率可达(fdn)/5。,fdC54x的CLKOUT频率； n主机每进行一次外部寻址的周期数，通常n是3(或4)。,例如：C54x的CLKOUT频率为40MHz，那么主机的时钟频率可达32(或24)MHz，且不插入等待周期。,在HOM方式时，主机可以获得更高的速度。即每50ns寻址一个字节(即160Mbps)，且与C54x的时钟速度无关。,2019年3月29日,DSP原理及应用,42,第7章 TMS320C54x的片内外设、接口及应用,(1)HPI与主机的连接,C54x通过HPI与主机设备连接，除了8位HPI数据总线以及控制信号线外，不需要附加其他的逻辑电路。,8,2019年3月29日,DSP原理及应用,43,第7章 TMS320C54x的片内外设、接口及应用,HPI与主机连接的信号名称和功能:,HD0HD7:,双向并行三态数据总线，与主机数据总线相连。,片选信号，与主机地址线或控制线相连。,作为HPI的使能输入端，在每次寻址期间必须为低电平，而两次寻址之间也可以停留在低电平。,2019年3月29日,DSP原理及应用,44,第7章 TMS320C54x的片内外设、接口及应用,HPI与主机连接的信号名称和功能:,地址选通信号，与主机地址锁存使能(ALE)或地址选通引脚相连，也可以不使用。,2019年3月29日,DSP原理及应用,45,第7章 TMS320C54x的片内外设、接口及应用,HPI与主机连接的信号名称和功能:,字节识别信号，与主机地址线或控制线连接，用于识别主机传送来的是