二输入端与非门设计.ppt

基本门电路的设计,基本门电路的设计,基本门电路主要用来实现基本的输入/输出之间的逻辑关系，包括与门、非门、或门、与非门、或非门、异或门、同或门等，下面以2输入端与非门为例讲解基本门电路的设计。,1实验原理 表5-1 2输入端与非门的真值表 2输入端与非门是组合逻辑电路中的基本逻辑器件，有2个输入端A、B和1个输出端C。其真值表如表5-1所示。2输入端与非门应具备的脚位： 输入端：A、B； 输出端：C。,表5-1 2输入端与非门的真值表,2原理图输入 与非门原理图输入法的操作步骤介绍如下。 (1) 建立新文件：选取窗口菜单FileNew，出现对话框，选择Graphic Editor file选项，单击OK按钮，进入图形编辑画面。 (2) 保存：选取窗口菜单FileSave，出现对话框，键入文件名nand2.gdf，单击OK按钮。,(3) 指定项目名称，要求与文件名相同：选取窗口菜单FileProjectName，键入文件名nand2，单击OK按钮。 (4) 确定对象的输入位置：在图形窗口内单击鼠标左键。 (5) 引入逻辑门：选取窗口菜单SymbolEnter Symbol，在Maxplus2max2libprim处双击，在Symbol File菜单中选取NAND2逻辑门，单击OK按钮。 (6) 引入输入和输出脚：按步骤(5)选出2个输入脚和1个输出脚。,(7) 更改输入和输出脚的脚位名称：在PIN_NAME处双击鼠标左键，进行更名，输入脚为A、B，输出脚为C。 (8) 连接：将A、B脚连接到与非门的输入端，C脚连接到与非门的输出端，如图5-1所示。 (9) 选择实际编程器件型号：选取窗口菜单AssignDevice, 出现对话框，选择ACEX1K系列的EP1K30TC144-1。 (10) 保存并查错：选取窗口菜单FileProjectSave&Check，即可针对电路文件进行检查。,图5-1 2输入端与非门的原理图,(11) 修改错误：针对Massage-Compiler窗口所提供的信息修改电路设计，直到没有错误为止。 (12) 保存并编译：选取窗口菜单FileProjectSave &Compile，即可进行编译，产生nand2.sof烧写文件。 (13) 创建电路符号：选取窗口菜单FileCreate Default Symbol，可以产生nand2.sym文件，代表现在所设计的电路符号。选取FileEdit Symbol，进入Symbol Edit画面，2输入端与非门的电路符号如图5-2所示。,(14) 创建电路包含文件：选取窗口菜单FileCreate Default Include File，产生用来代表目前所设计电路的nand2.inc文件，供其他VHDL编译时使用，如图5-3所示。 (15) 时间分析：选取窗口菜单UtilitiesAnalyze Timing，再选取窗口菜单AnalysisDelay Matrix，可以产生如图5-4所示的时间分析结果。,图5-2 2输入端与非门的电路符号,图5-3 2输入端与非门的电路包含文件,图5-4 2输入端与非门的时间分析,3文本输入 (1) 建立新文件：选取窗口菜单FileNew，出现对话框，选择Text Editor file选项，单击OK按钮，进入文本编辑画面。 (2) 保存：选取窗口菜单FileSave，出现对话框，键入文件名nand2.text，单击OK按钮。 (3) 指定项目名称，要求与文件名相同：选取窗口菜单FileProjectName, 键入文件名nand2，单击OK按钮。,(4) 选择实际编程器件型号：选取窗口菜单AssignDevice，出现对话框，选择ACEX1K系列的EP1K30TC144-1。,(5) 输入VHDL源程序： ENTITY nand2 IS PORT(A, B : IN Bit; C : OUT Bit ); END nand2; ARCHITECTURE a OF nand2 IS BEGIN C= not (A AND B); END a;,(6) 保存并查错：选取窗口菜单FileProjectSave&Check，即可针对电路文件进行检查。 (7) 修改错误：针对Massage-Compiler窗口所提供的信息修改电路文件，直到没有错误为止。 (8) 保存并编译：选取窗口菜单FileProjectSave&Compile，即可进行编译，产生nand2.sof烧写文件。,(9) 创建电路符号：选取窗口菜单FileCreate Default Symbol，可以产生nand2 .sym文件，代表现在所设计的电路符号。选取FileEdit Symbol，进入Symbol Edit画面。 (10) 创建电路包含文件：选取窗口菜单FileCreate Default Include File，产生代表现在所设计电路的nand2 .inc文件，供其他VHDL编译时使用。 (11) 时间分析：选取窗口菜单UtilitiesAnalyze Timing，再选取窗口菜单AnalysisDelay Matrix，产生时间分析结果。,4软件仿真 (1) 进入波形编辑窗口：选取窗口菜单MAX+plusWaveform Editor，进入波形编辑窗口。 (2) 引入输入/输出脚：选取窗口菜单NodeEnter Nodes from SNF，出现对话框，单击list按钮，选择Available Nodes中的输入与输出，按“=”键将A、B、C移至右边，单击OK按钮进行波形编辑。 (3) 设定时钟的周期：选取窗口菜单OptionsGride Size，出现对话框，设定Gride Size为50 ns，单击OK按钮。,(4) 设定初始值并保存：设定初始值，选取窗口菜单FileSave，出现对话框，单击OK按钮。 (5) 仿真：选取窗口菜单MAX+plusSimulator，出现Timing Simulation对话框，单击 Start按钮，出现Simulator对话框，单击“确定”按钮，出现2输入端与非门的波形图，如图5-5所示。 (6) 观察输入结果的正确性：单击 按钮，可以在时序图中写字，并验证仿真结果的正确性。,图5-5 2输入端与非门的波形图,5硬件仿真 1) 下载实验验证 (1) 选择器件：打开MAX+plus，选取窗口菜单AssignDevice，出现对话框，选择ACEX1K系列的EP1K30TC144-1，如图5-6所示。,图5-6 选择器件,(2) 锁定引脚：选取窗口菜单AssignPin/Location/Chip，出现对话框，在Node Name中分别键入引脚名称A、B、C，在Pin中键入引脚编号68、67、17。引脚68对应KEY1，信号灯为LED_KEY1；引脚67对应KEY2，信号灯为LED_KEY2；引脚17对应LED1。锁定引脚的界面如图5-7所示。 (3) 编译：选取窗口菜单FileProjectSave &Compile，即可进行编译，编译完成后的提示信息如图5-8所示。 (4) 烧写：选取窗口菜单ProgrammerConfigure进行烧写，如图5-9所示。,