计算机组成原期末考试复习题样卷练习题(含答案).doc

一、单项选择题1、下列数中最大的数是（ ）。A、（10011001）2=153 B、（227）8=151C、（98）16 =152D、（152）10 2、在小型或微型计算机里，普遍采用的字符编码是（ ）。A、 BCD码 B、 16进制 C、 格雷码 D、 ASC码3、在下列机器数（ ）中，零的表示形式是唯一的。A、原码 B、补码 C、反码 D、原码和反码4、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是（ ）。A、11001011 B、1101011 C、1100 D、110010015、在CPU中，跟踪后继指令地址的寄存器是（ ）。A、指令寄存 B、程序计数器 C、地址寄存器 D、状态条件寄存器6、EPROM是指（ ）。A、读写存储器 B、只读存储器 C、可编程的只读存储器 D、光擦除可编程的只读存储器7、堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP) 1SP。那么出栈操作的动作顺序应为（ ）。A、(MSP)A，(SP)+1SP B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A D、 (SP)+1SP，(MSP)A8、在主存和CPU之间增加cache存储器的目的是（ ）。A、增加内存容量 B、提高内存可靠性C、解决CPU和主存之间的速度匹配问题 D、增加内存容量，同时加快存取速度9、CPU主要包括（ ）。A、控制器 B、控制器、 运算器、cache C、运算器和主存 D、控制器、ALU和主存10、设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，变址寻址方式的有效地址为（ ）。A、EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) D、EA=(X)+(D)11、信息只用一条传输线 ，且采用脉冲传输的方式称为（ ）。A、串行传输 B、并行传输 C、并串行传输 D、分时传输12、下述I/O控制方式中，主要由程序实现的是（ ）。A、PPU(外围处理机)方式 B、中断方式 C、DMA方式 D、通道方式13、系统总线中地址线的功能是（ ）。A、用于选择主存单元地址 B、用于选择进行信息传输的设备 C、用于选择外存地址 D、用于指定主存和I/O设备接口电路的地址14、CRT的分辨率额为 10241024，颜色深度为8位，则刷新存储器的存储容量是（ ）。A、2MB B、1MB C、8MB D、1024B15、某一SRAM芯片，其容量为5128位，考虑电源端和接地端，该芯片引出线的最小数目应为（ ）。A、23 B、25 C、50 D、19 1、若十进制数为37.25，则相应的二进制数是（ ）。（A）100110.01 （B）110101.01 （C） 100101.1 （D）100101.012、若x反=1.1011，则x=（A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.10113、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（ ）。（A）2-15 （B）216 （C）2-1 （D）1-2-154、若采用双符号位补码运算，运算结果的符号位为10，则（）。（A）产生了负溢出（下溢） （B）产生了正溢出（上溢） （C）运算结果正确，为负数 （D）运算结果正确，为正数5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（ ）。（A）无 （B）原部分积+X补 ，右移一位 （C）原部分积+-X补 ，右移一位 （D）原部分积+Y补 ，右移一位6、堆栈指针SP的内容是（ ）。（A）栈顶地址 （B）栈底地址 （C）栈顶内容 （D）栈底内容7、在寄存器间接寻址方式中，操作数是从（ ）。（A）主存储器中读出 （B）寄存器中读出（C）磁盘中读出 （D）CPU中读出8、在微程序控制器中，一条机器指令的功能通常由（ ）。（A）一条微指令实现 （B）一段微程序实现（C）一个指令码实现 （D）一个条件码实现9、在串行传输时，被传输的数据（ ）（A）在发送设备和接受设备中都是进行串行到并行的变换（B）在发送设备和接受设备中都是进行并行到串行的变换（C）发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换（D）发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换10、系统总线是指（ ）。（A）运算器、控制器和寄存器之间的信息传送线（B）运算器、寄存器和主存之间的信息传送线（C）运算器、寄存器和外围设备之间的信息传送线（D）CPU、主存和外围设备之间的信息传送线11、计算机系统中的存贮器系统是指（ ）。（A） RAM存贮器 （B） ROM存贮器（C） 主存贮器 （D） cache、主存贮器和外存贮器12、 中断向量地址是（ ）。（A）子程序入口地址 （B） 中断服务例行程序入口地址（C）中断服务例行程序入口地址的指示器 （D）中断返回地址13、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（ ）。（A） 4MB （B）2MB （C）2M （D）1M14、CRT的分辨率为10241024像素，像素的颜色数为256，则刷新存储器的容量为（ ）。（A）512KB （B）1MB （C）256KB （D）2MB 15、为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。（A）通用寄存器 （B）堆栈 （C）存储器 （D）外存设计题1用2K4位/片的RAM存储器芯片设计一个8KB的存储器，设CPU的地址总线为A12A0（低），数据总线为D7D0（低），由 线控制读写。（1）该存储器需要多少片2K4位/片的存储器芯片。（2）请设计并画出该存储器的逻辑图。2图1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。 图1设处理机指令格式为： 17 10 9 0 OP X加法指令可写为“ADD X（R1）”。其功能是（AC0） + （Ri） + X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。（12分）（1）共需8片 （2）如下逻辑图解：加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B3.4，相应的微操作控制信号列在框图外。 图B3.4请解释下列的名词：1. 微程序: 一条机器指令编写成一段微程序。每一个微程序包含若干条微指令，每一条微指令对应一条或多条微操作2. 指令周期: 执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令、分析指令到执行完所需的全部时间。3. CISC: 复杂指令计算机, 指采用一整套计算机指令进行操作的计算机。4. 微命令: 控制部件通过控制线向执行部件发出各种控制命令 。在微指令的控制字段中，每一位代表一个微命令。5. 并行传输: 传输中有多个数据位同时在设备之间进行的传输.6. 存储器带宽: 单位时间里存储器所存取的信息量7. RISC: 简指令集计算机, 指令数目和寻址方式都做了精简，使其实现更容易，指令并行执行程度更好，编译器的效率更高8. 中断向量地址: 存储中断向量的存储单元地址，中断服务例行程序入口地址的指示器。9全相联映像:指内存和cache接固定相同的大小进行分块。10中断向量：中断服务程序的入口地址11总线：是计算机各种功能部件之间传送信息的公共通信干线，是各部门共享的传输介质。12微操作：在微程序控制中，执行部门接受微程序指令进行的操作问答题:1. 简述微程序控制器的组成及各组成部分的功能。答：组成：它主要由控制存储器、微指令寄存器和地址转移逻辑三大部分 功能：控制存储器：用来存放实现全部指令系统的微程序，它是一种只读存储器。一旦微程序固化，机器运行时则只读不写。其工作过程是：每读出一条微指令，则执行这条微指令；接着又读出下一条微指令，又执行这一条微指令。 微指令寄存器用来存放由控制存储器读出的一条微指令信息。其中微地址寄存器决定将要访问的下一条微指令的地址，而微命令寄存器则保存一条微指令的操作控制字段和判别测试字段的信息。 微指令由控制存储器读出后直接给出下一条微指令的地址，地址转移逻辑就承担自动完成修改微地址的任务。2. Cache与主存之间的地址映像方法有哪几种？各有何特点？答：映像方式有直接映像，全相联映像，组相联映像三种。 直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存块唯一对应一个cache组，但可放到组内任何一个块中，是前两种方式的折中。3. 某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L0,L1，写出各中断源的屏蔽字。中断源屏蔽字0 1 2 3 4L0L1L2L3L44.简述I/O指令对外设的统一编址和单独编址的两种编址方式。 答：在统一编址方式中，外围设备中的控制寄存器、数据寄存器和状态寄存器被视为与内存单元一样，将它们和内存单元联合在一起编排地址，在单独编址方式中，为外围设备的每个寄存器分配端口地址，它们与内存地址相互独立，互不干扰。5、CPU中有哪些主要寄存器？简述这些寄存器的功能。 答：（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。（2）程序计数器（PC）：用来确定下一条指令的地址。（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。（4）缓冲寄存器（DR）：接口集成电路6.计算机存储系统分那几个层次？每一层次主要采用什么存储介质？其存储容量和存取速度的相对值如何变化？答：分为高速 Cache_主存辅存三级层次结构，容量从打到小，速度从高到低， 存储介质：Cache SRAM 主存：DRAM 辅存：磁表面存贮器7. Cache与主存之间的地址映像方法有哪几种？各有何特点？8.简述指令在取指周期完成的操作任务。答：计算机所以能自动地工作，是因为CPU能从存放程序的内存里取出一条指令并执行这条指令；紧接着又是取指令，执行指令，如此周而复始，构成了一个封闭的循环。除非遇到停机指令，否则这个循环将一直继续下去。9、某机指令字长12位，每个地址段3位，试提出一种字段分配方案，使该机指令系统能有6条三地址指令和8条二地址指令。9. 高速缓存Cache用来存放什么内容？设置它的主要目的是什么？答：答：（1）用来存放当前活跃的数据与程序，作为主存活跃区的副本；（2）设置它，是为了解决cpu与主存的速度匹配；11.试解释采用存储器间接寻址方式读取操作数的过程。答：在存储器间接寻址方式下，指令的地址码是一个存储器地址，根据这个地址从存储器中读取的是操作数的地址，再根据这个操作数的地址从存储器中读出操作数。12.简述I/O指令对外设的统一编址和单独编址的两种编址方式。 答：在统一编址方式中，外围设备中的控制寄存器、数据寄存器和状态寄存器被视为与内存单元一样，将它们和内存单元联合在一起编排地址，在单独编址方式中，为外围设备的每个寄存器分配端口地址，它们与内存地址相互独立，互不干扰。用2Kl6位片的存储芯片构成16Kl6位的存储器，地址线为A15(高)A0(低)。问：(1)需要几片这种存储芯片?(2)存储器共需要几位地址线?是哪几位地址线? (3)加至各芯片的地址线是哪几位?(4)用于产生片选信号的地址线是哪几位(译码法)?答：（1）共需8片 （2）共需要14位地址：A13-A0(3) A10-A0(4)A13，A12，A111设CPU共有16根地址线，8根数据线，并用作访存控制信号，用作读写控制信号，现有下列存储芯片：RAM：1K8位、2K4位、4K8位ROM：2K8位、4K8位以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求：（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户程序区。（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址围。（3）详细画出存储芯片的片选逻辑。 允许输出允许写741382CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。（1）标明4个寄存器的名称。（2）简述指令从主存取出送到控制器的数据通路。（3）简述数据在运算器和主存之间进行存取访问的数据通路答：（1）：a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。 （2）：主存缓冲寄存器DR指令寄存器操作控制器 （3）：存储器读：M-DR-ALU-AC 存储器写：AC-DR-M2设计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器，AB为地址总线，DB为数据总线，CB为控制总线。试写出指令LOAD R1，(R2)的执行流程。指令功能为数据传送操作，其中，R1为采用寄存器寻址的目的操作数，(R2)为采用寄存器间接寻址的源操作数。附加练习：1 在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码2.若十进制数为-80，则其对应的8位补码X补为( )A.11010000B.10110000C.10101111D.010100003.在计算机中磁盘存储器一般用作( )A.主存B.高速缓存C.辅存D.只读存储器4.为了减少指令中的地址个数，采用的有效办法是( )A.寄存器寻址B.立即寻址C.变址寻址D.隐地址5.组合逻辑控制器与微程序控制器相比(