基于Verilog的数模转换器的设计.doc

基于 verilog 的数模转换器的设计 基于基于 Verilog 的数模转换器的设计的数模转换器的设计 电子信息工程专业 陈琪 摘 要 数模转换(DA)电路，是数字系统中常用的电路之一，其主要作用是 把数字信号转换成模拟信号，通常是利用专用的数模转换(DA)芯片来实现的。本 文的设计为一种 8 位高速数模转换器，设计方案确定了输入方式为并行输入，输出为 电流互补输出，以实现高速的要求，然后在分析了转换电路的性能参数以后，采用主 从一分段式的电流舵结构来实现高速数模转换，电流源应用电流分裂技术，其中开关 采用全差分电流开关。在完成硬件结构的基础上，采用 verilog-AMS 语言对本设计进 行了模拟仿真。 关键词数模转换电路；并行串出；模拟仿真；可编程逻辑器件 Design of the DAC based on Verilog Electronic Information Engineering Specialty CHEN Qi Abstract: D / A converter (D / A) circuit is a circuit commonly used in digital systems, one of its main function is to convert the analog signal digital signal, usually uses a dedicated D / A converter (D / A) chip to achieve of. This article was designed to be a 8-bit high speed DAC design to determine the input for the parallel input and output for the current complementary output, in order to achieve high-speed requirements, and then analyzes the circuits performance parameters after conversion, with master-slave a sub-type structure to achieve high-speed current-steering digital-analog conversion, Current source application current splitting technique, which uses a fully differential current switch switches. In the completion of the structure based on the use Verilog-AMS language of this design was simulated. .Key words：Digital-analog converter circuit; parallel string out; simulation; field programmable gate array 基于 verilog 的数模转换器的设计 I 目 录 1 引言 1 1.1 本课题研究的主要内容 1 1.2 国内外研究现状 1 2 数模转换电路的结构和功能 2 2.1 数模转换电路的组成 2 2.2 D/A 转换器的结构 .3 3 系统硬件的设计 4 3.1 总体结构设计 4 3.2 单元电路设计 5 3.2.1 电路网络组态设计.5 3.2.2 电流开关设计.7 3.2.3 电流源偏置设计.8 3.3 8 位 D/A 转换器 .9 3.3.1 引脚及其功能.9 3.3.2 DA0832 的工作方式 .11 3.3.3 DA0832 的功能应用 .12 4 基于 VRILOG 的行为模型描述 12 4.1 VERILOG-AMS 语言概述 .12 4.2 VERILOG-AMS 的行为模型结构 .13 4.3 VERILOG-AMS 程序的仿真 .14 5 模拟仿真结果 .15 5.1 静态参数模拟 .15 5.2 建立时间模拟 .17 结束语 .19 参考文献 .20 致 谢 .21 基于 verilog 的数模转换器的设计 0 1 引言 数模转换(DA)电路，是数字系统中常用的电路之一，其主要作用是把数字信 号转换成模拟信号，通常是利用专用的数模转换(DA)芯片来实现的。DAC0832 是 Analog Device 公司生产的的 8 位数模转换(DA)芯片，它是双列直插式 8 位 D/A 转换器。能完成数字量输入到模拟量(电流)输出的转换。即数字信号被一位一位地写 入 DAC0832 数模转换(DA)芯片中，因此，DAC0832 要与一个控制器配合使用才能发 挥作用。常规的方法，是以 CPU 作为控制部件，通过软件编程的方式来控制 DAC0832， 从而实现数模转换功能的。软件实现法虽然简单，但必将会占用大量的 CPU 时间， 削弱了 CPU 实时处理能力，降低了系统的可靠性。针对以上情况，在此设计了基于可 编程逻辑器件(F PGA)数模转换电路，利用可编程逻辑器件(FP-GA)直接控制模转换 (DA)芯片 DAC0832 进行数模(DA)转换，取代传统的“CPU 专用的数模转换 (DA)芯片”设计结构，有利于提高系统的抗干扰能力和可靠性。 1.1 本课题研究的主要内容 对数模转换器的理解和设计，首先将单片机分成几个大的模块，再向下划分成功 能单一的模块。然后运用硬件描述语verilog语言对各个模块进行逻辑描述，同时应用 EDA集成开发工具Candenee Spectre软件提供的时模拟器对各个模块(包括各子模块和 顶层模块)的功能进行软件仿真。完成软件真后下载到FPGACPLD器件中进行硬件级的 测试。课题采用Gw48-CK型EDA实箱对所设计的软核模块进行硬件级的测试。箱内的可 编程逻辑器件是Alter司的FLEX 10K(属于FPGA类型)系列器件中的EPFl0K10LC84-4由 EPFlOKlOL84 4器件的逻辑门有限，以单独完成了串行口等模块的硬件级测试。 1.2 国内外研究现状 在数字模拟混合电路系统中，数模转换器是不可缺少的关键电子元器件。当前， 为了适应计算机、通讯和多媒体技术的飞速发展以及高新技术领域数字化进程的不断 加快，数模转换器在工艺、结构和性能上都有了很大的变化，正朝着低功耗、高速度 和高分辨率的方向发展。进入 20 世纪 90 年代后，结合基于数模转化器的设计，可编 程逻辑集成电路技术也进入飞速发展时期。器件的可编程门数超过了百万门，并出现 了内嵌复杂功能模块的 SoPC。这种大规模可编程逻辑芯片的出现为单片机芯片重构开 辟了新的途径。本课题就是要以 FPGACPLD 器件作为载体，以现代 EDA 技术为手段， 应用 EDA 技术实现一种固定信号格式的串并转换，利用 Verilog-AMS 语言对一块可编 程逻辑器件进行编程实现单片机串行口输出的串行数据到 8 位并行数据的转换。 目前，国内有数家集成电路设计公司在开发模数转换器电路产品。其中，上海中 基于 verilog 的数模转换器的设计 1 芯国际，北京昆腾，芯原微电子和华虹 NEC 等主要针对 SoC 产品应用，开发嵌入式模 数转换器 IP 核；成都华微，成都登巅，以及部分研究所（如航天 772 所，中电集团 24 所和 58 所等）有开发单片的模数转换器产品。 2 数模转换电路的结构和功能 2.1 数模转换电路的组成 （1）D/A 转换器的基本工作原理 数/模转换就是将数字量转换成与它成正比的模拟量。 数字量： (D3D2D1D0)2(D323D222D121D020)10 (1101) 2(123122021120)10 模拟量： uoK(D323D222D121D020)10 uoK(123122021120)10 (K为比例系数) （2）电路组成 电路由解码网络、模拟开关、求和放大器和基准电源组成。如图1所示。 D2 D3 D1 D0 A UREF CRR R B A 2R 2R 2R 2R2R RF IA S0 S1 S2 S3 U0 图1 数模转换基本电路原理图 （图中的双向模拟开关D=1时接运放 D=0时接地；R-2R倒T形电阻形成解码网络） 从图1可以看出，由于集成运算放大器的电流求和点为虚地，所以每个2R电阻 的上端相当于接地，从网络的A、B、C点分别向右看的对地电阻都是2R。 基于 verilog 的数模转换器的设计 2 2.2 D/A 转换器的结构 电流定标型D/A转换器分三种：权电阻型D/A转换器、R-2R梯形电阻网络DA转换 器、电流舵型DA转换器。本设计采用电流舵型DA转换器。电流舵型DA转换器， 又称电流源型DA转换器，是用有源器件(一般是MOS管)构成的电流源来提供加权电流。 与电阻型加权DA转换器相比，电流舵型DA转换器速度非常快对开关的寄生参数不 敏感。电流源根据权系数不同，可分为二进制加权型和一进制加权型(温度计型)。二 进制电流舵型DA转换器的电路原理框图如图2所示。二进制型电流舵DA转换器的工 作原理与电阻加权型基本类似，只是用加权的电流源来代替加权的电阻来提供权电流。 电流源提供加权电流可以通过两种方式来实现。一种是改变电流源MOS的宽长比，如最 低位宽长比为WL，高一位宽长比为2WL，依次电流源MOS管的宽长比按指数2向上增 长；二是改变相同尺寸MOS管的个数，最低位用1个，高一位用2个，向上个数按指数2 增长。后者的匹配性方面效果比前者好。 _ + Rf D1 D2Dn I I I I0 U0 UR 图2 二进制电流型D/A转换器 一进制加权型DA转换器的电路原理框图：一进制电流舵加权型(温度计型)DA 转换器（如图3所示）先将二进制编码的数字输入转变为一进制码(温度计码)，然后用 一进制编码分别控制一个电流源流向负载或地。表1是2位二进制编码与一进制转换的 真值表。 基于 verilog 的数模转换器的设计 3 _ + Rf D1 D2Dn I I I I0 U0 UR 译码器 图3 温度计码电流型D/A转换器 表1 二进制码温度计码的真值表 二进制编码对应温度计码 00000 01001 10011 11111 与11位二进制编码相对应的一进制编码有2n一1位，当二进制编码换算成十进制数 为D时，一进制编码的低D位全部为1，其他全部为0。也就是随着二进制编码逐渐增大， 相应的一进制编码的各位(从低位向高位)依次由0变为1。 3 系统硬件的设计 3.1 总体结构设计 通过上述介绍的 D/A 转换器的一些常见结构，我们深刻了解了他们各自的优点和 不足之处。对本设计的着眼点一 8 位和高速，我们需要选择合适的结构来实现这一目 标。首先，输入方式从两种输入方式中选择并行输入，因为相对于串行输入方式来说， 并行数字输入结构最大的优点是速度更快，虽然并行数字输入结构有电路复杂程度随 基于 verilog 的数模转换器的设计 4 着分辨率的提高而增加的缺点，但是由于设计要求分辨率为 8 位，相对不高，而速度 是要实现的主要参数要求，因此权衡两方面，选择并行数字输入结构。其次，输出采 用电流输出作为所设计的 D/A 转换器的输出方式，由于电流输出和电压输出相比，具 有速度快的特点，若想把输出电流转变为电压，则再加一级电流变电压的电路即可。 如前所述，D/A 转换器根据工作原理可分为电流定标、电压定标和电荷定标三种。电压 定标 D/A 转换器的一个严重的缺点是位数较多的 D/A 转换器所需要的组件太多;电荷定 标 D/A 转换器的缺点是当转换器位数较多时，需要的电容比会很大，并且大量的大电 容会增大电路的面积。电压定标和电荷定标特别适合 MOS 电路采用，而电流定标多用 于双极 D/A 转换器，由于同种条件下，电流定标结构的 D/A 转换器的速度性能优于电 压定标和电荷定标结构的 D/A 转换器，因此根据现有条件和目标参数，选用电流型作 为 D/A 转换器的工作方式。由于所设计的 D/A 转换器的分辨率是 8 位，拟采用分段电 流舵(高四位)4 十 4(低四位)形式进行内部结构设计，这样可以大大降低权电流晶体管 的发射极面积比，充分利用芯片面积，这种组态对于 8 位甚至更高位或更高分辨率的 D/A 转换器是非常适用的。工艺实验选用重庆二十四所的 3 协 m 工艺线作为实验的基础， 采用双极工艺研制。 3.2 单元电路设计 3.2.1 电路网络组态设计 D/A 转换器的电路组态有二进制加权电流源组态、等值电流源组态、主一从梯形网 络结构和分段梯形结构等几种，个个组态都有其各自的特点。 （1）二进制加权电流源电路 在该结构的单片实现中，为了避免 VBE 失配造成的误差，必须保持二进制加权电 流源晶体管的射极电流密度相等。实际上，是通过电流源晶体管发射极面积配比实现 的，即 8 位 D/A 转换器的各个电流源晶体管发射极面积比为 2:26:25:2:23:2:2:1，MSB 和 LSB 两个电流源晶体管发射极面积的配比就需要 128:1，因此对于高位转换器来说， 所有电流源晶体管发射极面积的完全配比并不现实。 （2）等值电流源电路 采用等值电流源与按二进制方式对电流进行配比的 R 一 ZR 梯形网络进行结合可以 避免发射极面积配比和二进制加权电流源相关的不等切换问题。但等值电流源组态中 发射极电流是由发射极电阻 RE 选择设定的，为了消除 VBE 失配的影响，发射极电阻要 选的足够大，大量的大电阻无疑会增加芯片面积。 （3）分段梯形结构 分段梯形网络由三部分构成:阶跃发生器、段发生器和段译码器。分段 D/A 转换器 的工作原理:四个等值电流源产生段电流他们都等于满刻度输出电流的四分之一，段电 基于 verilog 的数模转换器的设计 5 流的特定组合由段译码器的输出选定。这种结构的转换器只具有单调性特点，不满足 高速的要求。 （4）主一从梯形网络 这种方案中，基本或主要的梯形网络用于较高位，而其次的或从属的梯形网络则 用于较低位。电路的工作如图 4 所示。 + 8I 4I 2II Q I/2I/4I/8 LSB MSB I _ 图 4 利用主-从梯形网络组态组成的 8 位 D/A 转换器 图 4 中，主梯形网络中最后的晶体管 Q 产生等于主梯形网络中最低位的电流 I。该 电流用于驱动从梯形网络，并在从梯形网络中进一步分配构成余下各位电流，即实现 了电流分裂。权电流晶体管发射极面积的等比例配比是保证权电流精密匹配的重要条 件之一，而权电流精密匹配又是保证转换器精度的关键。采用电流分裂技术避免了晶 体管发射极面积比例太悬殊，大大减小了管芯面积，而且保证了权电流的精密匹配， 同时也为转换器的精度要求提供了保障。因此这种组态对于 8 位甚至更高位或更高分 辨率的 D/A 转换器非常适用。 下面图 5 为所设计 D/A 转换器实际所采用的组态图，从图 5 可以很清楚的看到电 流分裂技术的应用和 R 一 ZR 网络与加权电流源网络的综合运用，这可以看作是主一从 梯形网络的一种特殊情况。这种结构在电路的最低位中采用以面积配比电流镜组态的 有源电流配比法，图 5 中，从梯形网络最低 4 位用有源电流配比构成，即通过面积定 标的电流镜完成。图中各电流存在如下关系： 11:12:13:14=8:4:2:l （1） 16:17:15:19=8:4:2:2 （2） 16+17+15+19=15 （3） 最终电路权电流输出晶体管发射极面积之比为： Q1:Q2:Q3:Q4:Q5:Q6:Q7:Q8:Q9=8:4:2:l:l:4:2:l:l (4) 基于 verilog 的数模转换器的设计 6 Vref1 I1 I2 I3I4 I5 Q1 Q2Q3 2R 2R RR 2R R 2R2R Q4 Q5 Vref2 I6 I7 I8 I9 Q6 Q7 Q8 Q9 R R 图 5 使发射极面积配比要求减至最小的组态图 从完全采用有源电流配比网络的 27:1 悬殊比例降为 23:1。R 一 ZR 网络与加权电 流源网络的综合运用，扬长避短，大大降低了电路的复杂程度，使设计的 D/A 转换器 发射极面积配比减到最小。 3.2.2 电流开关设计 电流定标 D/A 转换器的性能和响应速度强烈依赖于电路所用电流开关的特性。为 适合高速 D/A 转换器的应用，电流开关应该必须具有如下特性: (1)高速。开关速度高表明电路能在瞬间迅速切换。为了减少寄生电容的影响，在 切换接点处的电压摆幅必须保持为最小。 (2)隔离好。在电路的数字切换信号和电路系统的模拟部分之间提供良好的隔离。 (3)反向漏电流小。关态时，通过开关的漏电流应小到可以忽略不计。 (4)逻辑兼容性。切换动作所需之逻辑控制信号电平和振幅与常规 D/A/转换器电路 设计及模拟仿真的逻辑电平相兼容。 在双极型电流开关中，电流的切换作用是利用二极管或晶体管的正向或反向偏置 实现的。在正常工作条件下，由于硅 p 一 n 结的反向漏电流与位电流相比小得可以忽 略不计，所以除非由于温度升高引起的温度效应，一般情况下，低反相漏电流并不是 设计中应该考虑的主要问题。 D/A 转换器所用的电流开关有两种，单端式和差分式，差分式电流开关，避免了开 关节点处的大电压摆幅，因此，比单端式的电流开关有更快的切换速度。因此采用全 差分电流开关作为所设计 D/A 转换器的电流开关。原理如图 6 所示。 基于 verilog 的数模转换器的设计 7 Q2Q1Q7Q8 Q6 Q12 2R 2R R R Iout Iout 数字输入（MSB） Vcc Vcc-Vbe 逻辑 阀值 Q3 Q4 Q9 Q10 Q11Q5 数字输入 （LSB） 图 6 全差分电流开关示意图 晶体管 Q5 所起的作用是恒流源，当数字输入为“1”时，即输入到 Q4 的基极电压 VBVT(内部的逻辑闽值电压)，Q4 截止，Q1 截止，Q3 导通，Q2 导通，此时 Q6 的集电 极电流通过 Q3 和 Q2 输出到 Iout；当数字输入为“O”时，即输入到 Q4 的基极电压 VBVT(内部的逻辑闽值电压)，Q3 截止，Q2 截止，Q1 导通，Q4 导通，Q6 的集电极电流 通过 Q4 和 Q1 输出到 Iout，因此 Iout 与存在互补关系。Iout 由于 Q1，Q2，Q6 发射极面积与流过的电流成正比(按权值设计的)，因此各管的 VBE 和 HFE 接近于相等，并且工艺上要严格匹配，做到位开关差分对管 (Q1、Q2、Q7、Q8)和恒流晶体管(Q6，Q2)的 VB 和 h 差异最小。这种开关比压控开关速 度快，其速度与被切换的电流几乎无关，此开关中 npn 差分对管(Q1 和 Q2，Q7 和 Q8) 的发射极相连接，使得无论位的逻辑状态是“0”或“l” ，差分对管的发射极电压相同， 位电流不对晶体管的寄生电容进行冲放电，因此这大大提高了开关速度，但是差分开 关存在因开关晶体管 p 有限而造成的输出电流误差，这是电流源偏置设计需要解决的 问题。 3.2.3 电流源偏置设计 由于存在差分开关因开关晶体管 p 有限而造成输出电流误差的实际问题，因此， 设计电流源偏置时要考虑可以消除基极电流误差的电路。 设计中所采用的电流源偏置的电路原理图如图 7 所示。 基于 verilog 的数模转换器的设计 8 A Rref IA Rx 2R R Q0 Q1 I1 I2输出总线 Iout IAB 数字输入 Vref Iref QA VEE 图 7 消除基极电流误差的反馈偏置电路 在该电路中，围绕运算放大器 A 的反馈环路添加了晶体管 QA，以致电流 IA 相对于 所有定标的电流比工 re，高出的数量均等于 QA 的基极电流 Iab IA=Iref +IAB =(+1)Iref/ （6） 它己无基极电流误差。换言之，电流开关的基极电流误差补偿是通过图 7 中的晶 体管 Q 的基极电流，把与失调电流相等的数量引进到偏置反馈环路中而实现的。 3.3 8 位 D/A 转换器 3.3.1 引脚及其功能 DAC0832 是双列直插式 8 位 D/A 转换器。能完成数字量输入到模拟量(电流)输出的 转换。图 8 和图 9 分别为 DAC0832 的引脚图和内部结构图。其主要参数如下：分辨率 为 8 位，转换时间为 1s，满量程误差为1LSB，参考电压为(+10-10)V，供电电源 为(+5+15)V，逻辑电平输入与 TTL 兼容。从图 8 中可见，在 DAC0832 中有两级锁存 器，第一级锁存器称为输入寄存器，它的允许锁存信号为 ILE，第二级锁存器称为 DAC 寄存器，它的锁存信号也称为通道控制信号 /XFER。 基于 verilog 的数模转换器的设计 9 图 8 DAC0832 引脚图 在下面图 9 中，当 ILE 为高电平，片选信号 /CS 和写信号 /WR1 为低电平时，输 入寄存器控制信号为 1，这种情况下，输入寄存器的输出随输入而变化。此后，当 /WR1 由低电平变高时，控制信号成为低电平，此时，数据被锁存到输入寄存器中，这 样输入寄存器的输出端不再随外部数据 DB 的变化而变化。 8位输入寄 存器 8位DAC寄 存器 8位D/A寄 存器 8 VFFF 12 IOUT2 11 IOUT1 9 RFB 3 AGND 模拟地 20 VCC 10 DGNG 数字地 3 1 2 3 3 1 2 1 2 ILE 19 /CS 1 /WR1 2 /WR2 18 /XFER 17 4.7 13.16 D7.D0 R7 6K 图 9 DAC0832 内部结构图 对第二级锁存来说，传送控制信号 /XFER 和写信号 /WR2 同时为低电平时，二级 锁存控制信号为高电平，8 位的 DAC 寄存器的输出随输入而变化，此后，当 /WR2 由低 基于 verilog 的数模转换器的设计 10 电平变高时，控制信号变为低电平，于是将输入寄存器的信息锁存到 DAC 寄存器中。 图 9 中其余各引脚的功能定义如下： (1)DI7DI0 ：8 位的数据输入端，DI7为最高位。 (2)IOUT1 ：模拟电流输出端 1，当 DAC 寄存器中数据全为 1 时，输出电流最大，当 DAC 寄存器中数据全为 0 时，输出电流为 0。 (3)IOUT2 ：模拟电流输出端 2， IOUT2与 IOUT1的和为一个常数，即 IOUT1IOUT2常 数。 (4)RFB ：反馈电阻引出端，DAC0832 内部已经有反馈电阻，所以 RFB端可以直接接 到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和 输入端之间。 (5)VREF ：参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定 0 至 255 的数字量转化出来的模拟量电压值的幅度，VREF范围为(+10-10)V。VREF端与 D/A 内部 T 形电阻网络相连。 (6)Vcc ：芯片供电电压，范围为(+515)V。 (7)AGND ：模拟量地，即模拟电路接地端。 (8)DGND ：数字量地。 3.3.2 DA0832 的工作方式 DAC0832 可处于三种不同的工作方式： (1)直通方式 ：当 ILE 接高电平，、和都接数字地时，DACCS1WR2WRXFER 处于直通方式，8 位数字量一旦到达 DI7DI0 输入端，就立即加到 8 位 D/A 转换器， 被转换成模拟量。例如在构成波形发生器的场合，就要用到这种方式，即把要产生基 本波形的数据存在 ROM 中，连续取出送到 DAC 去转换成电压信号。 (2)单缓冲方式 ：只要把两个寄存器中的任何一个接成直通方式，而用另一个锁 存器数据，DAC 就可处于单缓冲工作方式。一般的做法是将和都接地，使2WRXFER DAC 寄存器处于直通方式，另外把 ILE 接高电平，接端口地址译码信号，接CS1WR CPU 的信号，这样就可以通过一条 MOVX 指令，选中该端口，使和有效，启WRCS1WR 动 D/A 转换。 (3)双缓冲方式 ：主要在以下两种情况下需要用双缓冲方式的 D/A 转换。 需在程序的控制下，先把转换的数据输入输入缓存器，然后在某个时刻再启动 D/A 转换。这样，可先选中端口，把数据写入输入寄存器；再选中端口，把输入CSXFER 寄存器内容写入 DAC 寄存器，实现 D/A 转换。 在需要同步进行 D/A 转换的多路 DAC 系统中，采用双缓冲方式，可在不同的时刻 基于 verilog 的数模转换器的设计 11 把要转换的数据打入各 DAC 的输入寄存器，然后由一个转换命令同时启动多个 DAC 转 换。先用 3 条输出指令选择 3 个端口，分别将数据写入各 DAC 的输入寄存器，当数据 准备后，再执行一次写操作，使变低同时选通 3 个 D/A 的 DAC 寄存器，实现同XFER 步转换。 3.3.3 DAC0832 的应用 112 12 3 3 GND 7 4 +12V Vout 0V-5V uA741 -12V 9 +5V RFB IOUT1 IOUT2 GND 8 VREF 10 DGND 19 20 +5V VCC ILE DAC0832 VCC GND 20 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 D0 D1 D2 D3 D4 D5 D6 D7 7 6 5 4 16 15 14 13 17 1 2 18 /XFER /CS /WR1 WR2 AT89C51 VCC 图 10 单片机和 DAC0832 直通式输出连接图 图 10 为单片机和 DAC0832 直通方式输出连接图，运放输出电路输出电压为 UOUT(D/256)*VREF, 例如上图中向 DAC0832 传送的 8 位数据量 40H(01000000B), 则 输出电压 UOUT=(64/256)*5V=1.25V，其输出过程可用 MOV P1 , #40H 一条指令完 成。 4 基于 Verilog 的行为模型描述 4 .1 Verilog-AMS 语言概述 Verilog-AMS语言是一种高层次的模块化硬件描述语言，它用模块的形式来描述模 拟系统及其子系统的结构和行为。Verilog-AMS语言可分为数字电路描述子集109HDL 和模拟电路描述子集Verilog-AMS。在本文中，主要使用Verilog-AMS对DA转换器的 模拟电路部分进行行为级描述。Verilog-AMS语言对模拟电路的描述可以分成两种类型： 基于 verilog 的数模转换器的设计 12 一种是行为描述，另一种是结构描述。行为描述是指用一些数学表达式或者传输函数 来描述目标电路的行为，其描述范围可以从基本的电阻、电容到十分复杂的滤波器或 其他模拟系统；而结构描述则是对各个子模块在系统中的用途以及子模块与子模块之 间的连接关系进行描述，这可以理解为是对系统结构框图的描述。完整的结构描述需 要包括对信号、端口和基本参数的定义。采用VerilogAMS语言描述的模块从而对整 个进行系统仿真的流程如图11所示。为了便于实现模拟电路系统性能与物理实现之间 的优化设计，方便定义输入与输出信号之间的数学函数关系，Verilog-AMS提供了多层 次的行为和结构模型及多种行为模块描述函数，除了常用的时间积分函数idt()，时间 微分函数ddt()等之外，还定义了一些特殊的函数，比如转换整形函数slew()，拉普拉 斯变换函数laplace zp()，延迟函数delay()等。利用这些函数，结合对信号的定义， 可以完成对各种模拟模块的行为描述。为了使描述的模块更加符合实际情况，还可以 在行为描述中加入延时、噪声等。行为描述所生成的模块可以直接用Cadence Spectre 仿真器进行仿真，根据仿真结果和实际要求的性能指标对添加的参数进行调整；也可 以作为一个子系统整和到上一级电路中对上层电路进行仿真验证。这样的具体意义有 两点：一是可以在系统级对整个电路进行优化设计；二是由于子模块是直接描述的行 为，不需要考虑管级，因此在模拟仿真的过程中，大大减少了运算量，节省了仿真时 间，提高了精度。VerilogAMS行为级模型能映射成网表，网表模型包括行为模型的 模型名、参数等，其端口对应于行为模型的端口。 4.2 Verilog-AMS 的行为模型结构 (1)Vcrilog-AMS程序是由模块构成的，每个模块的内容都镶嵌在module- endmodule两个语句之间，每个模块实现特定的功能，模块可以进行层次嵌套； (2)每个模块首先要进行端口定义，并说明输入(input)和输出(output)或者输入 输出(inout)端口，然后对模块的功能进行逻辑描述； (3)Verilog-AMS程序的行为模型描述包含在analog begin和end语句之间； (4)Verilog-AMS程序的书写格式自由，一行可以写几个语句，一个语句也可以分 多行写； (5)一个完整的源程序都应当加上必要的注释，以增强程序的可读性和可维护性。 Verilog-AMS程序有两种注释方式单行注释和块注释。可以用*和 对Verilog -AMS程序的任何部分作单行注释。单行注释可以在每行的任意处开始，以 新的一行为结束。块注释字符产开始，以*结束。在这些注释中，字符、/*和*/没 有特殊含义。 在Verilog-AMS中，用户可以通过自定义标志符来对模块名、端口名、参数名等进 行说明，用户定义的模块名要与其他模块、子模块、模型名以及任何Spectre电路仿真 基于 verilog 的数模转换器的设计 13 器中的基本语句不同。一个模块如果包含端口，那么必须进行端口说明。端口必须具 有一定的类型和方向。Verilog-AMS语句可以描述很多的守恒系统和信号流程系统，例 如电磁流体力学和热力学系统等等。因此，在Verilog-AMS模型中，端口也具有多种类 型。其中，电学特性一般有三种电压型(voltage)、电流型(current)和同时具有 两种特性(electrical)。如果用户没有定义端口类型，那么这个端口就只能用在结构 描述中，即只能将这个端口用于各个模块的连接，而不能用于行为描述。如果端口被 定义为矢量，那么必须使端口方向的取值范围和端口类型相一致。在Verilog-AMS程序 中，所写的模块至多包含一个模拟行为描述模块，而且必须将模拟行为描述模块放在 端El描述和逻辑描述之后，包含在analog beginend语句内。 4.3 Verilog-AMS 程序的仿真 目前较流行的Verilog-AMS程序仿真工具为CauaaIlce Spectre。要描述一个系统， 必须同时规定系统的结构和它的元器件的行为，因此，在Cadance Spectre电路仿真器 中使用Verilog-AMS语言，需要定义不同层次的结构。在最高级，要在网表中定义整个 系统的结构，在较低级，要通过定义子模块间的相互连接来定义模块的内部结构。为 了确定单个模块的行为，需要定义它们的输入输出信号的数学关系。当用户定义完一 个系统的结构和行为后，仿真器将会从生成的网表和模块中得到一组描述性方程式， 然后仿真器将解答这组方程式，最终获得系统响应。具体仿真流程结构图见图11。 元器件结构和行为 （模块） 系统结构 （网表） 系统响应 方程组 图 11 Verilog-AMS 的仿真流程 仿真器是基于基尔霍夫电压和电流守恒定律建立一组描述性方程式，然后利用New tonRaphson方法解方程。在Verilog-AMS中，与守恒系统不同，信号流程系统仅与每 个节点的值有关。下面介绍混合守恒和信号流程系统。使用Verilog-AMS语言，能够建 立一个包含守恒节点和信号流程节点的系统模型。Verilog-AMS使用语法来调节这种混 合形式。当确定了一个系统的结构和行为后，系统将向仿真器提交描述说明。然后， 基于 verilog 的数模转换器的设计 14 仿真器应用基尔霍夫定律建立方程式，这些方程式定义了系统的值和流程。因为方程 式具有差分和非线性，仿真器不能直接计算，因而，仿真器使用一种近似的方法 以间断的时间点迭代来解答方程式。仿真器还将控制时间间隔以保证近似的精确度。 在每个时间点上，迭代连续，直到两个收敛准则都被满足。第一个准则要求在这个迭 代点上的近似解接近于上一个迭代点的解。第二个准则要求完全满足基尔霍夫定律。 为了表明这些迭代值达到要求的精确度，必须要确定容差。 5 模拟仿真结果 5.1 静态参数模拟 采用单向运行的电路模拟的外电路连接如图 12 所示。 Rl +Vref 14脚 Rref 15脚 Iout 4脚 2脚 Rx 512 8位D/A转换器 数字输入 图 12 8 位 D/A 转换器单向运行模拟电路图 图 12 是 8 位 D/A 转换器单向运行模拟电路图，根据此连接图用 PSpice 软件模拟 得到的完整模拟电流输出结果和低位部分模拟输出结果如图 13 和图 14 所示。 图 13 8 位 D/A 转换器完整模拟检出 基于 verilog 的数模转换器的设计 15 从模拟输出曲线可以看出，在位的逻辑状态发生变化的瞬间存在毛刺，从放大了 的低位部分模拟输出图 14 中尤为明显。毛刺是由于位状态发生变化的瞬间存在虚假代 码而产生的。分析原因主要是由于 D/A 转换器的开关关断的时间比导通的时间慢而造 成的，例如当输入从状态 011 到 100 状态时，由于高位的开关导通比低位开关的关断 速度快，使得瞬间可能出现 111 状态，110 状态或 101 状态。对电路内部，主要是采用 调整电流开关偏置的方法，使电流开关转换沿对齐，减少上升、下降沿的不均匀性;对 电路外部，在电流驱动的负载上并联一个小电容也可以大大减小输出毛刺。 图 14 8 位 D/A 转换器低位部分模拟 图 15 和图 16 就是在负载上并联一个 spf 的电容的模拟输出曲线，无论从完整的 模拟输出曲线和放大的部分模拟输出曲线，都己经看不到明显的毛刺。 基于 verilog 的数模转换器的设计 16 图 15 负载并联了电容的完事模拟输出曲线 图 16 负载并联了电容的低位部分模拟输出曲线 从图中可以看出输出曲线的微分线性度很好，从放大的 Pspice 输出曲线分析，其 微分线性度可以达到l/2LSB，超过设计要求。 5.2 建立时间模拟 建立时间是 D/A 转换器的一个非常重要的动态参数，它直接表征着该 D/A 转换器 的速度性能。它是 D/A 转换器的输入阶跃发生变化到输出达到规定的误差带之内所需 要的最大时间，本电路误差带是指1/2LSB。 基于 verilog 的数模转换器的设计 17 图 17 建立时间测试图 建立时间由内部逻辑电路系统的切换时间和寄生的接点电容产生的电路瞬变切换 时间和寄生的接点电容产生的电路瞬变延迟时间所决定。建立时间主要受 MSB 建立时 间的贡献所控制，较低位数相关的建起时间一般可以忽略不计。 建立时间的模拟测试电路图如上图 17 所示。 根据图 17，利用 PSP 工 CE 模拟，得到图 18 建立时间模拟曲线，从该曲线得出 8 位 D/A 转换器的建立时间可达到 95ns。 图 18 建立时间模拟曲线 基于 verilog 的数模转换器的设计 18 结束语 本课题设计了一种高速 8 位数模转换器 IC 芯片。首先对 D/A 转换器的基本原理和 基本结构进行深入了解，从 8 位高速数模转换器的设计要求一高速出发进行比较分析， 最后确定该 8 位 D/A 转换器的结构框架。 (1)双极工艺适合做高速 D/A 转换器，因为双极工艺组件为流控组件，电路因此比 压控 MOS 工艺电路速度快，但其功耗性能不如 MOS 电路，功耗较大。 (2)电流型结构适合作为高速 D/A 转换器的主体结构。电流只受到电流开关速度的 影响，并且电流源之间的匹配可以通过发射极面积调节，电压型结构具有需要开关层 数较多的缺点，因此比一层开关的电流型速度慢，电荷型的 D/A 转换器随精度的升高 面积而急剧增大，因此电流型最适合高速 D/A 转换器。 (3)对于 8 位或更高分辨率的高速 D/A 转换器采用分段的电流舵结构设计非常适用。 它避免了晶体管发射极面积比例太悬殊，大大减小了管芯面积，而且保证了权电流的 精密匹配，同时也为转换器的精度要求提供了保障。 (4)对于高速 D/A 转换器，开关宜采用全差分电流开关。这种开关比压控开关速度 快，其速度与被切换的电流几乎无关，此开关中 nPn 差分对管的发射极电压相同，位 电流不对管子的寄生电容进行冲放电。 (5)高速 D/A 转换器偏置电路应采用可以消除基极电流误差的电路。该电路中，围 绕运算放大器 A 的反馈环路添加了晶体管 Q，电流开关的基极电流误差补偿通过晶体管 Q;的基极电流，把与失调电流相等的数量引进到偏置反馈环路中，从而实现了消除基 极电流误差。其次，对所设计电路用 Pspice 软件进行了模拟仿真，仿真结果是微分线 基于 verilog 的数模转换器的设计 19 性度可以达到1/2LSB，超过设计要求。建立时间可达 95ns。 由于资源有限，测试采用协作方式，静态参数测试结果达到 85%优良;动态参数测 试由于仪器仪表、连线等原因造成建立时间测试存在误差，动态参数测试电路仍需改 进。 总之，通过本次 8 位 D/A 转换器的设计，巩固加强了所学专业知识，提高了动手 能力，通过理论与实验结合的方式，使自己充分了解知识。 参考文献 1谢支宽.一种新型 A/D 转换方法一延迟逐次比较式 A/D 转换。电子学报， Vol.15，NO.6，1987 2 F.Maloberti5.Mazzoleni