《EDA技术课程设计》指导书（修订版）2015-9-5..doc

EDA技术课程设计 任务书2015.9.5一、 基于VHDL状态机的AD0809数据采集控制器设计1、 设计背景AD0809芯片是一种8通道8位分辨率并行A/D转换，典型转换时间100s，时钟频率640KHz。（1）AD0809引脚图，如图1.1所示。 图1.1 AD0809引脚图其中：IN0IN7：8个控制输入通道，输入电压范围05V。START：A/D转换启动输入信号，高电平有效。EOC：转换开始复低，转换结束复高，不转换时为高。CLK：输入时钟，典型为640KHz，最高为1280KHz。REF(+)和REF(-)：参考电压基准，REF(+)按+5V基准电压，REF(-)接模拟地。CA:三位模拟通道选择输入项，选择方式见表1.1。表1.1 选择输入与模拟通道对应关系C A BIN 通道选择0 0 0IN00 0 1IN10 1 0IN20 1 1IN31 0 0IN41 0 1IN51 1 0IN61 1 1IN7ALE：模拟通道输入锁存控制输入。高电平有效，将CA输入码锁存，使8选1开关选通对应的通道。若ALE无效，则CA输入变化，不影响8选1开关的选通状态。正常将START与ALE并联在一起，利用START高电平脉冲，启动A/D转换时，同时将CA输入锁存，选通模拟通道。VCC：直流电源+5V输入。GND：直流电源地输入。D0D7：A/D转换结果输出数据总线。OE：输出使能，高电平有效，打开三态门，D0D7输出A/D结果。（2）AD0809的工作时序图，如图1.2所示。 图1.2 AD0809工作时序图(3) AD0809多通道采样控制方案 一个通道A/D转换结束后，才能启动下一个通道的A/D转换，否则前一个A/D转换中途中止，没有A/D转换结果。 利用定时器,以定时时间大于A/D转换时间的周期，对AD0809定时采样(即定时启动并等待一段时间读取A/D转换结果)。 A/D转换结果要及时读取到数据缓冲器中存放，否则下一次A/D转换结果自动覆盖AD0809的A/D的转换结果寄存器。若循环启动AD0809的INOIN8个模拟通道采样，则至少要设计8个8位的数据缓冲器。2、设计内容用VHDL状态机实现图2运算的AD0809斜率启动和读取A/D转换结果控制时序，完成仿真测试，利用GW48 EDA实验系统上的AD0809实验电路，选择结构图N0.5A，完成硬件测试。3、设计步骤（1）设计AD0809时序控制器VHDL实体端口图，如图1.3所示。 图1.3 AD0809时序控制器实体框图其中：D7.0是AD0809转换结果8位数据输入，Q7.0是AD0809时序控制器锁存A/D转换结果的输出。（2）状态机的状态编码 分析AD0809的工作时序图，从start开始，把时序变化分成5个状态：初始化态ST0：START=ALE=0，尚未启动A/D转换。ST1：START=ALE=1，开始启动A/D转换，同时ALE=1，把ABC选择的模拟通道号锁存到AD0809中。ST2：EOC由高变低，进入A/D转换周期。ST3：EOC由低变高，A/D转换结束。ST4：一旦转换结束，OE由低到高，发出读脉冲，打开AD0809的三态输出缓冲器，A/D转换结果送到D7D0总线，这时AD0809时序控制器读取A/D转换结果，并从输出端口Q7.0输出。 （3）VHDL状态机结构设计即可以采用双进程状态机，也可以采用三进程状态机，从简单考虑，宜采用双进程状态机：一个时序进程，一个组合进程。时序进程描述状态的变迁，把次态放入现态。组合进程描述次态的取值和输出逻辑。双进程结构图如图1.4所示： 图1.4 AD0809时序控制器双进程结构图（4）状态编码方式二进制顺序编码，ST0=000，ST1=001,.ST4=100，因此，用户自定义枚举数据类型满足要求：TYPE state (ST0,ST1,ST2,ST3,ST4)。（5）编写VHDL程序（6）编译，仿真，波形测试（7）选用目标文件EPF10K10，选择电路模式NO.5A，引脚锁定见表1.2。（8）程序下载与硬件测试 将实验系统左下角插针处”转换结束”和”A/D使能”用两个短路帽短接。 目标文件下载后，用螺丝刀旋转GW48系统左下角的精密电位级：为AD0809的IN1通道提供可变的模拟输入电压。 观察数码管8数码管7显示8位AD0809转换结果的两位十六进制数值。表1.2 NO.5A结构图下AD0809时序控制器引脚锁定AD0809引脚EPF10K10引脚Start59（PIO34）OE60（PIO35）EOC17（PIO8）ALE58（PIO33）A54（PIO32）BGNDCGNDD027（PIO16）D128（PIO17）D229（PIO18）D330（PIO19）D435（PIO20）D536（PIO21）D637（PIO22）D738（PIO23）Q7Q0=XXH数码管8（显示高4位）PIO47-44数码管7（显示低4位）PIO43-404、设计要点（1）有限状态机有限个状态的确定，了解AD0809工作时序图中各种I / O 信号组成的时序状态变化。学会定义状态信号量，绘制状态编码表。（2）了解VHDL有限状态机（FSMFinite state machine）的结构模式，学会编写双进程有限状态机VHDL实验程序。5、设计进程安排本课程设计总时间为1周， 安排在第五学期第1719周之间。其中本课题占用前两天半，具体进度安排如表1.3。表 1.3 进度安排表 星期时间星期一星期二星期三星期四星期五上午状态编码及状态转移图设计编写状态机实现程序仿真硬件测试下午同上同上6、 关键技术分析 、解决思路和方案比较（1）关键技术分析 状态机 VHDL设计是大型数字电路设计的基础，它居于时序电路范畴。Casewhen 语句、Ifthen 语句与状态转移图有良好的映射关系 。编写状态机能够更深入理解作为描述风格在VHDL 描述中的地位和作用，并有助于了解状态机设计复杂时序不可替代的优势。（2）解决思路 首先，要确定AD0809从启动到转换结束经过哪些状态变化。其次、要清晰的画出AD0809 状态转化图。在此基础上按照双进程状态机结构模式编程有限状态转移程序就比较容易了。（3）方案比较、本课程设计有两种设计方案：第一种是三进程状态机，一个时序进程，两个组合进程，其中一个组合进程描述状态逻辑，另一个描述输出逻辑。第二种是双进程状态机，一个时序进程，一个组合进程。两种实验方案比较如表1.4所示。表1.4 状态机方案比较比较项双进程状态机三进程状态机编程难易度较易较易编程规则容易理解不易理解状态转移图清晰不够清晰因此，选择双进程状态机更适宜。二、数制转换及3位数码管静态驱动电路设计1、设计背景LED数码管的驱动电路分两种：一种是静态驱动，即每位数码管用一个BCD码7段LED译码/驱动口芯片驱动，每位LED数码管的公共端com按动态刷新电路，刷新频率一段为50HZ，每位LED数码管显示时间不小于1ms，则动态接通每位数码管，人眼是看不出闪烁现象，即虽然每位LED数码管有关闭时间，但由于刷新频率较高，肉眼看不出熄灭，给人的感觉是N位LED数码管同时点亮，并显示不同的数据。图2.1是3位LED数码管静态显示驱动电路框图，其中MC14511是一片BCD7段译码驱动集成电路芯片，LED数码管选用共阴极管，com端接低电平，才允许7段输入按高电平，点亮对应LED段。 图2.1 3位LED数码管静态显示驱动电路框图2、设计内容用VHDL程序设计BCD-7段译码器，每位LED数码管要设计一个这样的BCD-7段译码器。在GW48 EDA实验系统中，选择实验电路NO.6，给用户开辟4位LED数码管的BCD-7段译码器硬件测试电路。要求：在NO.6实验电路上，按键1（低4位）和按键2（高4位）输入8位二进制数，以十六进制形式显示在数码管1（低4位）和数码管2（高4位）。编写VHDL程序读取这8位二进制数，按无符号数转换为3位BCD码（每位BCD占4位二进制数），再送到BCD-7段译码器设计进程模块中。百位送数码管8显示，十位送数码管7显示，个位送数码管6显示。3、设计步骤（1）设计3位数码管静态驱动电路实体框图，如图2.2所示。 图2.2 3位数码管静态驱动电路实体框图（2）设计BCD-7段译码器的映射表，因为LED数码管是共阴极的，并且，7段从高到低排列顺序定为g，f，e，d，c，b，a，因此，BCD-LED映射表如表2.1。 表2.1 BCD-LED映射表十进制BCDg f e d c b a000000 1 1 1 1 1 1100010 0 0 0 1 1 0200101 0 1 1 0 1 1300111 0 0 1 1 1 1401001 1 0 0 1 1 0501011 1 0 1 1 0 1601101 1 1 1 1 0 1701110 0 0 0 1 1 1810001 1 1 1 1 1 1910011 1 0 1 1 1 1（3） 编写8位无符号二进制数转换成3位BCD的程序，转换框图如图2.3所示，其中n0,n1,n2分别为个位，十位，百位计数器，初始化清零，x存放待转换8位无符号二进制数。当转换结束时，n0存放个位BCD，n1存放十位BCD，n2存放百位BCD。图2.3 8位无符号二进制数转换为BCD流程图4、设计要点（1） 学会使用case语句来实现BCD7段译码映射关系（2） 利用if语句和变量的加减运算来实现二一十进制转换5、设计进度安排 本课程设计总时间为一周，安排在第5学期第17-19周之间。本课程设计占用后2天半，具体安排如表2.2所示。表2.2 进度安排表 星期时间星期一星期二星期三星期四星期五上午二一十进制转换设计仿真，测试下午按键输入二一十进制转换程序设计BCD-7段译码器程序设计总结，写课程设计说明书6、关键技术分析，解决思路和方案比较（1）关键技术分析LED显示管自动分为静态和动态方式，静态占用硬件资源多，动态占用少，由于实验装置没有动态显示电路，只好用静态方式。二进制向BCD转换是人机接口的重要算法，因为数字电路以二进制工作，而显示需要十进制，因此用VHDL 实现二一十进制转换，有助于学生了解EDA实现微机算法问题。（2）解决思路首先要了解共阴极数码管的显示原理，其次了解BCD码与LED码映射关系（非线性关系），通过查表和BCD-7段译码驱动显示十进制数。（3）方案比较本课题LED显示驱动方案有两个：一个是静态驱动，另一个是动态驱动。方案比较如表2.3所示。表2.3 LED驱动显示方案比较比较法静态驱动动态驱动译码驱动器每位需要一个，N位需要N个共用一个，硬件资源省编程难易度较易较难（涉及动态数据）由于EDA实验装置上没有动态实验电路，宜用静态驱动方案。三、基于CPLD 的通用外围接口设计（选做）在一种现成的基于DSP+CPLD的核心板电路板样上，针对CPLD芯片型号EPM3128ATC100-10，编写VHDL程序，实现DSP控制器所需的译码器、锁存器