[工学]电工技术电子技术-清华-40-41可编程逻辑器件PLD.ppt

2019/4/14,电工技术,清华大学电机系唐庆玉2003年11月制作盗版剽窃必究,清华大学电机系唐庆玉1997年制作 如发现有人剽窃必定追究！,第15章 可编程逻辑器件（PLD）,千岛湖风光,千岛湖画面属唐庆玉个人创作，青山緑水蓝天白云，剽窃必究,第40-41讲,1. 概述 2. PLD的逻辑表示方法和图形符号 3. PLD阵列结构及编程 4. 复杂可编程逻辑器件(CPLD),2019/4/14,电工技术,只读存储器补充,分类：,（1）掩膜ROM （2）PROM（Programmable ROM，可编程ROM） （3）EPROM（Erasable PROM，紫外线擦除的PROM） （4）EEPROM（Electric Erasable PROM，电擦除的PROM） 或写成 E2PROM,只读存储器（ Read Only Memory，ROM） 功能：存储程序或数据，掉电后仍保留,2019/4/14,电工技术,（1）二极管阵列的掩膜ROM,2019/4/14,电工技术,（2）PROM（熔丝式）电路原理,2019/4/14,电工技术,（3）EPROM电路原理,P沟道EPROM结构示意图,P沟道增强型MOS管,2019/4/14,电工技术,1. PLD概述,PLDProgrammable Logic Devices,大规模集成电路，集成了大量的门电路和触发器，用户可编程构成所需电路。,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,PLD类型,（1）PROM型（Programmable ROM） （2）PLA型（ Programmable Logic Array 可编程逻辑阵列 ） （3）PAL型（ Programmable Array Logic可编程阵列逻辑） （4）GAL型（Generic Array Logic通用阵列逻辑）,（5）CPLD型（ Complex PLD）,复杂,简单,2019/4/14,电工技术,2. PLD的逻辑表示方法及图形符号,(1)PLD的逻辑表示方法,2019/4/14,电工技术,（2）PLD的图形符号,缓冲门,相当于,与门,或门,可编程连接或不连接,2019/4/14,电工技术,PLD图形符号（续）,2019/4/14,电工技术,门电路符号中美对照表,与 或 非 与非 或非 异或,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,3. PLD阵列结构及编程,结构: AND逻辑阵列+OR逻辑阵列,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,(1)PROM的内部结构及编程,AND阵列固定,OR阵列可编程,输出,输入,2019/4/14,电工技术,例1 用PROM实现半加器,如何用PROM实现全加器？,2019/4/14,电工技术,例2 用PROM实现三变量奇数校验电路,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,(2) PLA的内部结构及编程,AND阵列可编程,OR阵列可编程,2019/4/14,电工技术,例3 用PLA实现三八译码器,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,(3) PAL的内部结构及编程（专用输出结构型）,AND阵列可编程,OR阵列固定,输出0,输入,输出1,实现组合逻辑电路,（GAL结构类似）,2019/4/14,电工技术,例4：写出PAL（GAL）阵列输出X的表达式,将此式化简,2019/4/14,电工技术,例5：Y=AB+AC+BC，用PAL（GAL）阵列实现该式。,2019/4/14,电工技术,例6：分别在PROM和GAL阵列上画出七段显示译码器 逻辑电路图,七段显示译码电路,时钟（可定义成输入）,2019/4/14,电工技术,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,2019/4/14,电工技术,用真值表设计Ya的逻辑表示式,用输出为1的项写出与或表达式，（不化简）,同理写出YbYg的逻辑表达式,2019/4/14,电工技术,用PROM阵列实现七段显示译码器逻辑,2019/4/14,电工技术,无所谓项当1处理,用卡诺图化简Ya的逻辑表示式,2019/4/14,电工技术,在GAL阵列上实现七段显示译码器逻辑,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,(4) PAL的内部结构及编程（寄存器输出结构型）,功能：可编程组成记忆、计数、移位、寄存等时序逻辑电路,8输入 8输出 固定,（GAL结构类似）,2019/4/14,电工技术,(5) GAL的内部结构及编程,GAL的内部结构与PAL基本一样，只是在输出端增加了“可编程输出逻辑宏单元”，其输出状态可由用户定义，这样，使编程更灵活。,1脚时钟（可定义成输入）,11脚 输出使能 （可定义成输入）,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,例7 用PAL（或GAL）组成二位减法器,CLK FB FA 0 1 1 1 1 0 2 0 1 3 0 0 4 1 1,状态方程,2019/4/14,电工技术,例8 GAL16V8型GAL可编程逻辑器件的编程方法介绍,FAST MAP GAL编程源文件,1：GAL16V8 ；型号 2：Logic Gates；设计电路名称 3：2003.10 ；日期 4：TANG ；设计人 5： A0 A1 A2 A3 A4 A5 A6 A7 A8 GND ；1-10脚定义 6： A9 A10 Y1 Y2 Y3 Y4 Y5 Y6 A11 VCC ；11-20脚定义,7： Y1= A9*A10 ；逻辑运算 8： Y2= A7+A8 9： Y3=/A5+/A6 10：Y4=/A3*/A4 11：Y5=A1*/A2+ /A1*A2 12： Y6=A0*A11+ /A0*/A11 13：DESCRIPTION ；结束,2019/4/14,电工技术,4. 复杂可编程逻辑器件（CPLD）,CPLD型号：Altera EPF10K10LC84-4 内部有6000门以上，可编程组成各种组合逻辑电路、 触发器、寄存器、计数器等复杂数字电路 速度达40MHz 200MHz 84引脚，其中59个可用于I/O引脚 可由单片机或PC机控制 编程语言：MAX+PLUS2 9.23,（1）特性,2019/4/14,电工技术,（2）CPLD实验系统框图,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,CPLD下载板元件分布图,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,I/O实验板元件分布图,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,例1 用绘图法设计“投币洗衣机电路”,设计思路： 投币数5，OK=1，洗衣机启动。 只投1分硬币，用按键SWP1模拟，按一次投1分，用三位计数器Q1C Q1B Q1A表示； 只投2分硬币，用按键SWP2模拟，按一次投2分，用二位计数器Q2B Q2A表示； 只投5分硬币，用按键SWP3模拟，按一次投5分，用一位计数器Q5表示；,2019/4/14,电工技术,投币洗衣机电路真值表,逻辑表达式,2019/4/14,电工技术,清华大学电机系唐庆玉 2003年11月15日编,用绘图法设计“投币洗衣机电路”,文件名： wash.gdf,7490,7490,74175,RESET,SWP3,SWP2,SWP1,OK,2019/4/14,电工技术,例2 用AHDL描述语法和绘图法设计电路： 将一个2位16进制数转换为2位10进制数,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,hcd.sym,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,hcd.sym,h2cd.sym,组合逻辑电路子系统,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,h2cd.sym,组合逻辑电路子文件,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,h2cd.sym,用AHDL描述语法设计h2cd.sym的文本文件h2cd.tdf,(B0,B1,B2,B3:INPUT; D0,D1,D2,D3:OUTPUT;) BEGIN D0=B3,h2cd.tdf的AHDL描述语法编程,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,DA0,DA5 DA6 DA7,DA1 DA2 DA3 DA4,H0 H1 H2 H3 H4,H5 H6 H7,hcd.gdf电路文件,h2cd.sym 子文件,2019/4/14,电工技术,将一个2位16进制数转换为2位10进制数,DA0,DA5 DA6 DA7,DA1 DA2 D