数字电子技术实验报告册.doc

数字电子技术实验报告册 1 北京信息科技大学北京信息科技大学 数字电子技术实验报告册 电工电子实验教学中心 数字电子技术课程组 数字电子技术实验报告册 2 目目 录录 实验一 集成逻辑门电路参数的测试3 实验二 门电路功能测试8 实验三 组合逻辑电路的设计12 实验四 触发器应用设计实验16 实验五 计数、译码、显示电路的设计19 实验六 555 定时器设计电路.24 实验七基于 FPGA 的分频器设计27 实验八 基于 FPGA 的跑马灯实验电路设计32 附录 常用数字集成电路管脚图39 数字电子技术实验报告册 3 实验一实验一 集成逻辑门电路参数的测试集成逻辑门电路参数的测试 一、 实验目的 (1) 掌握数字实验设备的使用方法。 (2) 熟悉数字集成电路手册的使用方法。 (3) 了解 TTL 器件和 CMOS 器件的使用特点。 二、 实验器材与仪器 (1) 双踪示波器：可以同时测量和观察两路信号的波形，测量电路信号波形的幅值、周期等参 数。 (2) 数字万用表：用于测量交流和直流电压、电流、电阻等。某些万用表还可以测量三极管、 二极管、电容和频率等。 (3) 数字实验箱。 三、 预习与思考题 (1) 为什么与非门输出端不能直接接5V?当我们希望输出高电平为5V 时应怎么办？与非门 输出端可以接地吗？ (2) 测量扇出系数 NOL的原理是什么？为什么只计算输出低电平时的负载电流值，而不考虑输 出高电平的负载电流值？ (3) 与非门不用的输入端应如何处理？为什么？ (4) 说明 TTL 集成电路与 COMS 集成电路在功耗方面的差异。 四、 实验原理说明 在数字电路设计中，我们经常用到一些门电路，对门电路参数的了解，有助于电路设计更加正 确可靠。我们以 74LS00 为例，学习门电路的主要参数和测试方法。 (1) 与非门的逻辑功能。 与非门的逻辑功能为：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有 当输入端全部为高电平时，输出端才是低电平。图形符号如图 1-1 所示, 逻辑表达式为: = () A B Y 图图 1-1 与非门的逻辑符号与非门的逻辑符号 (2) TTL 与非门基本参数 1)低电平输入电流 IIL 低电平输入电流 IIL是指被测输入端接低电平，其余输入端悬空，输出端空载时，由被 测输入端流出的电流值。在多级门电路中，IIL相当于前级门输出低电平时，后级向前级门灌 入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数， 因此希望 IIL小些。测试电路如图 1-2。 2)高电平输入电流 IIH 高电平输入电流 IIH又称为输入漏电流，它是指被测输入端接高电平，其余输入端接地， 输出端空载，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时， 数字电子技术实验报告册 4 流出前级门的电流，称为前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，因 此希望 IIH小些。由于 IIH较小，难以测量，一般免于测试。测试电路如图 1-3 所示。 mA +5V Vcc IIL A +5V Vcc IIH 图图 1-21-2 I IIL IL测试电路 测试电路 图图 1-31-3 I IIH IH测试电路 测试电路 3)电压传输特性 门电路的输出电压 Vo 随输入电压 Vi 变化的曲线 Vo=(Vi) 称为门电路的电压传输特性， 通过它可读得门电路的一些重要参数。如输出高电平、输出低电平、关门电平、开门电平、 阈值电平等等。测试电路如图 1-4 所示。采用逐点测试法，调节 Rw ,逐点测得 Vi 及 Vo，然 后绘成曲线。 +5VVcc Vo RW 10K Vi 图图 1-41-4 电压传输特性测试电路电压传输特性测试电路 4)扇出系数 No 扇出系数 No 是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数。 TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此，有两种扇出系数， 即低电平扇出系数 NOL和高电平扇出系数 NOH。通常 IIH NOL，故常以 NOL作为门 的扇出系数。 NOL测试电路如图 1-5 所示，门的输入端全部悬空，输出端接灌电流负载 RL，调节 RL使 IOL增大，VOL随之增高，当 VOL达到 VOLM（手册中规定低电平规范值 0.4V ）时的 IOL就是允许 灌入的最大负载电流，则 NOL = IL OL I I 通常 NOL 8。 数字电子技术实验报告册 5 mA +5VVcc V RL 1K IOL VOL 200 图图 1-51-5 扇出系数测试电路扇出系数测试电路 五、五、 实验内容与要求 (1) 验证 TTL 集成与非门 74LS00 的逻辑功能 利用实验装置上已有的 LED 指示灯及电平拨码开关所提供的“0”和“1”电平，测量 74LS00 逻辑功能。测量表格见表 1-1： 表表 1-11-1 74LS0074LS00 的逻辑功能测量表的逻辑功能测量表 输入输出 ABY 00 01 10 11 (2) 74LS00 主要参数测试 1)分别按图 1-2、图 1-3、图 1-5 搭接电路，通过实验得到低电平输入电流 IIL是，高电平 输入电流 IIH又，低电平输出电流和高电平输出电流，计算出扇出系数，将结果记录入表 1-2。 表表 1-21-2 测量记录表测量记录表 IILIIHIOLIOHNOL 2)测量电压传输特性曲线。电路如图 1-4,调节电位器 RW,使 VI从 0V 向高电平变化，逐点测 量 VI和 V0的对应值，记录在表 1-3 中。 表表 1-21-2 测量记录表测量记录表 VI00.20.40.60.81.01.21.52.02.533.54 V0 六、 实验报告书写部分的要求（请在下面的空白页中完成，上面已有的表格除外） (1) 总结示波器、万用表等仪器设备的使用方法及各旋钮的功能。 (2) 填写以上表格的实验数据。 (3) 总结本次实验的收获和结论。 (4) 回答预习思考题。 (5) 其他。 数字电子技术实验报告册 6 数字电子技术实验报告册 7 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 8 实验二实验二 门电路功能测试门电路功能测试 一、 实验目的 (1) 掌握与门、或门、与非门、异或门等门电路的逻辑功能。 (2) 掌握 OC 门、三态门的应用和特点。 二、 实验器材与仪器 (1) 数字实验箱。 (2) 数字万用表。 三、 预习与思考题 (1) 复习与门、或门、与非门、异或门、三态门的逻辑功能。 (2) 要使一个异或门实现非逻辑，电路将如何连接，为什么说异或门是可控反相器？ (3) 对于 TTL 门电路为什么说输入端悬空相当于接高电平？ (4) 说明多个三态门“线与”时应注意的那些问题。 四、 实验内容与要求 (1)验证与门、或门、与非门、异或门及反向器的逻辑 将集成电路与门 74LS08 插入集成块的空插座上。注意必须再接上电源正、负极，输入 端接逻辑开关，输出端接发光二极管 LED，即可进行验证。观察输出结果，并记录在表 2-1 中。 用同样的方法验证或门 74LS32、与非门 74LS00、异或门 74LS86、反向器 74LS04 的逻 辑功能。 （各集成电路的芯片管脚如图 2-2 所示） 表 2-1 测量记录表 输出 输入 与门或门与非门异或门反向器 B(K2)A(K1)Q=ABQ=A+B =（）Q=AB = 00 01 10 11 (2)74LS125 三态门应用测试 利用 74LS125 三态门 “线与”连接，实验电路如图 2-1 所示。三个三态门的输入分别 接高电平、地、连续脉冲。根据三个不同状态，观察指示灯的变化，体会三态门的功能。将 结果记录在表 2-2 中。 数字电子技术实验报告册 9 L E D EN EN EN 1 4 2 3 1 1 1 5 6 8 9 10 逻 辑 开 关 S1 S2 S3 Y 图 2-1 74LS125 三态门应用测试 表表 2-22-2 三态门测量记录表三态门测量记录表 逻辑开关输出 S1S2S3Y 011 101 110 74LS08 1A 1B1Y2A2B2YGND VCC4B4A4Y3B3A3Y 1 234567 891011121314 74LS32 1A 1B1Y2A2B2YGND VCC4B4A4Y3B3A3Y 1 234567 891011121314 14121311 1423567 9108 Vcc GND & & 74LS00 74LS86 1A 1B1Y2A2B2YGND VCC4B4A4Y3B3A3Y 1 234567 891011121314 数字电子技术实验报告册 10 74LS04 1A 1Y2A2Y3A3YGND VCC6A6Y5A5Y4A4Y 1 234567 891011121314 Y E A 14121311 1423567 9108 Vcc GND 图 2-2 74LS125 三态输出四总线缓冲器的逻辑符号及引脚排列 五、 实验注意事项 (1) 所有集成电路芯片均需接电源。 六、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 画出实验用逻辑门电路的逻辑符号，并写出逻辑表达式。 (2) 整理并记录实验表格和实验结果。 (3) 总结三态门的功能及正确的使用方法。 (4) 回答预习思考题思考题 数字电子技术实验报告册 11 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 12 实验三实验三 组合逻辑电路的设计组合逻辑电路的设计 一、 实验目的 (1) 掌握用小规模集成逻辑门设计组合逻辑电路的方法。 (2) 掌握用中规模集成逻辑门设计组合逻辑电路的方法。 (3) 学习检查、分析电路简单故障的能力。 二、 实验设备 (1) 数字实验箱。 (2) 数字万用表。 三、 实验原理与说明 组合逻辑电路的设计方法： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路，这就是设计组合逻辑电 路时要完成的工作。 组合逻辑电路的设计工作通常可按以下步骤进行，如图 3-1 所示： 实际 逻辑问题 真值表 或者 逻辑函数 简化的 逻辑函数 逻辑图 化 简 图 3-1 组合电路设计步骤 (1) 把实际逻辑问题进行逻辑抽象 在许多情况下，提出的设计要求是用文字描述的一个具有一定因果关系的事件。这时就需要通 过逻辑抽象的方法，用一个逻辑函数来描述这一因果关系。 逻辑抽象的工作通常是这样进行的： 1)分析事件的因果关系，确定输入变量和输出变量。输入变量一般被定义为引起事件的 原因，输出变量一般被定义为事件的结果。 2)定义逻辑状态的含意，进行逻辑状态赋值。 以二值逻辑的 0、1 两种状态分别代表输入变量和输出变量的两种不同状态。这里 0 和 1 的 具体含意完全是由设计者人为选定的。 3)根据给定的因果关系列出逻辑真值表。 (2) 写出逻辑函数式 为便于对逻辑函数进行化简和变换，需要把真值表转换为对应的逻辑函数式。 (3) 选定器件的类型 为了实现最终的逻辑函数，既可以用小规模集成门电路组成相应的逻辑电路，也可以用中规模 集成的常用组合逻辑器件或可编程逻辑器件等构成相应的逻辑电路。应该根据对电路的具体要求和 器件的资源情况决定采用哪一种类型的器件。 (4) 可能根据需要，将逻辑函数化简或变换成适当的形式 在使用小规模集成的门电路进行设计时，为获得最简单的设计结果，应将函数式化成最简形式， 即函数式中相加的乘积项最少，而且每个乘积项中的因子也最少。如果对所用器件的种类有附加的 限制(例如只允许用单一类型的或非门)，则还应将函数式变换成与器件种类相适应的形式。 在使用中规模集成的常用组合逻辑电路设计电路时，需要将函数式变换为适当的形式，以便能 数字电子技术实验报告册 13 用最少的器件和最简单的连线接成所要求的逻辑电路。在使用这些器件设计组合逻辑电路时，应该 将待产生的逻辑函数变换成与所用器件的逻辑函数式相同或类似的形式。 (5) 根据化简或变换后的逻辑函数式，画出逻辑电路图。 四、 实验内容 任选以下题目中的一个进行设计并实现。 (1) 题目题目 A：2 位二进制乘法器设计位二进制乘法器设计 输入 A1A0 和 B1B0 两路二进制信号，输出为 A1A0B1B0 的乘积，通过数码管显示出来。 如 A1A0 和 B1B0 为 11 和 10 时，显示“6” 。 (2) 题目题目 B：4 人表决电路人表决电路 设计一个 4 人表决电路，多数通过，用发光二极管表示。 (3) 题目题目 C：奇偶校验电路：奇偶校验电路 设计一个 6 位奇偶校验器，当 6 个输入中有偶数个 1 时，发光二极管 A 亮；否则发光二 极管 B 亮。 (4) 题目题目 D：大月指示器电路：大月指示器电路 设计一个大月指示器，电路输入表示月份，若该月份天数为 31，则发光二极管亮，其它 情况发光二极管不亮（注意任意项的处理） 。 备选芯片：74LS151、74LS10、74LS20、74LS00、74LS04、74LS08、74LS32 等常用集成电路。 五、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 从实验内容所列的题目中选择一个题目进行设计，设计方法和方案不限。 (2) 在实验报告中写出设计思路和设计过程，画出电路图，列出元器件清单。 (3) 自行设计测试表格，完成实际电路的测试。 数字电子技术实验报告册 14 数字电子技术实验报告册 15 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 16 实验四实验四 触发器应用设计实验触发器应用设计实验 一、 实验目的 (1) 掌握由与非门组成的基本 SR 锁存器的逻辑功能。 (2) 掌握 JK 触发器的电路结构及动作特点。 (3) 掌握 JK 触发器的逻辑功能及测试方法。 (4) 了解分频的概念并掌握使用触发器设计分频器的方法。 二、 实验设备 (1) 双踪示波器。 (2) 数字实验箱。 三、 预习与思考题 (1) 复习 JK 触发器的电路结构和动作特点。 (2) 熟悉芯片的管脚排列及使用方法。 (3) 对主从 JK 触发器的输入信号 J、K、CP 应作何限制？ (4) 如何用触发器实现分频电路？请画出使用触发器实现的 4 分频电路及输出波形，触发器类 型不限。 四、 实验内容 (1) 用 74LS00 其中两组与非门按图 4-1 接成 S-R 锁存器,将结果填入表 4-1 中。 SD RD G2 G1 Q Q 图 4-1 SR 锁存器 表 4-1 测量记录表 d S d R Q Q 逻辑功 能 00 01 10 11 (2) JK 触发器逻辑功能测试 用数字实验装置所提供的发光二极管、CLK 单拍脉冲、电平开关、电源等对 74LS112(双 JK 触发器)进行静态测试，验证其逻辑功能，将结果填入表 4-2 中。 (3) JK 触发器、端逻辑功能的测试，将结果填入表 4-3 中。 d R d S 数字电子技术实验报告册 17 表 4-2 JK 触发器的逻辑功能()1 dd RS * Q * Q JKCLK Q = 0Q = 1 01 00 10 01 01 10 01 10 10 01 11 10 表 4-3 测量记录表 d S d R Q * Q 110 101 101 011 00 (4) 使用 JK 触发器设计一个 8 进制加法计数器， CLK 端输入连续脉冲，用示波器观察输入与 输出的波形，将其画在坐标纸上。 五、 实验注意事项 (1) 改接线路时，要关掉电源。 (2) 调节电子仪器各旋钮时，动作不要过猛。实验前，要熟读双踪示波器的使用说明，特别是 观察双踪时，要特别注意开关，旋钮的操作与调节，示波器探头的地线同时接地。 六、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 回答思考题； (2) 在表格中填写实验结果； (3) 写出实验（4）的设计思路和设计过程，画出电路图，画出输入与输出的波形图。 数字电子技术实验报告册 18 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 19 实验五实验五 计数、译码、显示电路的设计计数、译码、显示电路的设计 一、 实验目的 (1) 掌握中规模集成计数器的功能特点及使用方法； (2) 掌握使用集成计数器构成任意模值进制计数器、分频器的方法； (3) 掌握译码器的原理及使用方法。 (4) 掌握数码显示电路的设计方法。 (5) 掌握电子设计软件 Multisim 的使用方法。 二、 实验设备 (1) 计算机； (2) 数字实验箱； (3) 数字万用表。 三、 预习与思考题 (1) 计数器芯片简介：74LS160、74LS161 芯片引脚图如图 5-1 所示。 图 5-1 74LS160、74LS161 的引脚图 请查找资料填写下表： 引脚号引脚功能说明 1 CLR 2CLK 36AD 7ENP 9 LOAD 10ENT 1114QAQD 15RCO 数字电子技术实验报告册 20 (2) 译码器 74LS47 图 5-2 74LS47 的引脚图 74LS47 是 BCD-七段数码管译码器/驱动器，引脚图如图 5-2 所示。请查找相关引脚资料，填写 下表。 引脚号引脚功能说明 1、2、6、 7 A0A3 3 LT 4 /BIRBO 5 RBI 915 a b (3) 七段显示器 七段显示器又称数码管，分为共阳极数码管和共阴极数码管 2 类。 请参考共阳极数码管结构图（图 5-3） ，画出共阴极数码管的结构图。 数字电子技术实验报告册 21 图 5-3 共阳极数码管结构图 共阴极数码管结构图 (4) 请查阅相关资料，回答以下思考题。 1)数码管在实际使用当中是否需要接限流电阻？为什么？ 2)最常用的共阳极数码管驱动芯片和共阴极数码管驱动芯片各是哪种型号？并说明这两 类数码管的各自显示原理以及在使用数码管时应注意的事项。 3)请简要说明 74LS160 和 74LS161 功能上的差异，若要实现实验内容（1） （N 进制计 数器）选择那一种计数器更方便一些？ 四、 原理说明 假定已有 M 进制计数器，需要的是 N 进制计数器。这时有 M N 和 M N 的情况 M 进制计数器有 M 个状态，在计数过程中，若设法跳过 MN 个状态，即可得到 N 进制计数器。 通常可用两种方法实现，即反馈置零法（或称复位法）和反馈置数法（或称置位法） 。 反馈置零法适用于有清零输入端的集成计数器。对于有异步清零输入端的计数器（如 74LS160、74LS161）来讲，其工作原理为：当中规模 M 计数器从 S0 状态开始计数，当计数脉冲输 入 N 个脉冲后，M 进制计数器处于 SN 状态。如果利用 SN 状态译码产生一个置零信号反馈到计数器 的异步清零输入端，则计数器立刻返回到 S0 状态，这样就跳过了 MN 个状态，从而实现模值为 N 的计数器。 由于电路在一进入 SN 状态后立即被置成 S0 状态，所以 SN 状态仅在瞬间出现，在稳定的状态 循环中不包括 SN 状态。 反馈置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器（如 74LS160、74LS161）而言，在其计数过程中，可以将它输出的任何一个状态通过译码，产生一个预 置数控制信号反馈至预置数控制端，在下一个计数信号作用后，计数器就会把预置数输入端 D0D3 的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。 (2) M N 的情况 由于 M 进制计数器只有 M 个状态，所以必须用多片 M 进制计数器组合起来，才能构成 N 进 制计数器。构成方法有两种。一种是以并行进位的方式连接构成，一种是以串行进位方式连接构成。 五、 实验内容 (1) 用计数器芯片设计实现自己学号的计数器，并译码、显示出来。画出电路原理图，写出设 计过程。用 Multisim 软件仿真上述电路，打印出仿真结果，附在实验报告中。 (2) 在实验装置上实现六十进制计数器，并译码、显示出来。画出电路原理图，写出设计过程。 六、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 回答预习思考题； 数字电子技术实验报告册 22 (2) 在实验报告中写出电路设计思路和设计过程。画出仿真原理图和仿真结果。列出元器件清 单。写出实验结果及实验总结。 。 数字电子技术实验报告册 23 实验报告得分 指导教师 数字电子技术实验报告册 24 实验室地点 实验室日期 实验六实验六 555 定时器设计电路定时器设计电路 一、 实验目的 (1) 熟悉集成定时器 555 的工作原理及应用。 (2) 掌握使用定时器 555 设计多谐振荡器的方法。 二、 实验设备 (1) 数字实验箱； (2) 双踪示波器； (3) 数字万用表。 三、 预习与思考题 (1) 复习 555 定时器的电路结构与工作原理。 (2) 思考如果希望得到高电平电压为 10V 的多谐信号，电路应如何处理？ (3) 对于不标准的时钟信号，一般应进行怎样的处理？ 四、 原理说明 555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼 容。555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态 触发器及施密特触发器等脉冲产生与变换电路。555 定时器的引脚分布图和结构图如图 6-1 所示。 图 6-1 555 定时器的结构图和引脚分布图 数字电子技术实验报告册 25 555VO RD GND VTH Vcc VO VTR Vco 1 63 4 5 2 7 8 +5V VO C 0.1 C1 0.1 D2 10K RW2 D1 RW1 20K C2 10 + 5.1K 5.1K 图 6-2 占空比与频率均可调的多谐振荡器 由 555 定时器构成的占空比与频率均可调的多谐振荡器电路如图 6-2 所示。对 C 充电时，充电 电流通过 R1、D1、RW2和 RW1；放电时通过 RW1、RW2、D2、R2。当 R1R2、RW2调至中心点，因 充放电时间基本相同，其占空比约为 50%，此时调节 RW1仅改变频率，占空比不变。如 RW2调至偏 离中心点，再调节 RW1,不仅振荡频率改变，而且对占空比也有影响。RW1不变，调节 RW2，仅改变 占空比，对频率无影响。因此，当接通电源后，应首先调节 RW1使频率至规定值，再调节 RW2，以 获得需要的占空比。若频率调节的范围比较大，还可以用波段开关改变 C 的值。 五、 实验内容及步骤 按照图 6-2 连接电路，实现一个占空比连续可调并能调节振荡频率的多谐振荡器，用示波器观 察其输出波形。 六、 实验注意事项 (1) 调节电位器的旋钮时，动作不要过猛。 (2) 示波器探头的接地端一定要接地，以防外界干扰而影响测量的准确性 七、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 回答预习思考题； (2) 根据图 6-2 所示电路，计算此多谐振荡器的占空比和振荡频率的范围。 数字电子技术实验报告册 26 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 27 实验七实验七基于基于 FPGA 的分频器设计的分频器设计 一、 实验目的 (1) 了解 EDA 软件在电子设计中的重要作用。 (2) 熟悉并掌握 MAXPLUS II 或 QUARTUS II 等开发软件的基本使用方法。 (3) 运用图形输入法设计分频器电路，并进行电路仿真。 二、 实验仪器 (1) 计算机； (2) EDA/SOPC 实验开发装置。 三、预习与思考题 (1) 复习分频器的原理及构成。 (2) 预习 MAXPLUS II 或 QUARTUS II 软件的使用方法，设计电路。 四、 实验内容及步骤 在 EDA/SOPC 实验装置上，通过对时钟频率为 1MHZ 的时钟源进行分频，分别得到 100KHZ，10KHZ, 1KHZ, 100HZ, 10HZ, 1HZ 的脉冲频率输出，在实验装置上通过 LED 显示模块 （LEDR）输出显示。 分频电路框图如图 7-1 所示： 1MHz 除10 除10 除10 除10 除10 除10 100KHz 10KHz 1KHz 100Hz 10Hz 1Hz 图 7-1 分频电路框图 从图 7-1 中我们可以看出将 1MHZ 的脉冲连续 6 次除以 10，即可得到我们需要的输出频率。 在 EDA/SOPC 实验装置上，配备了 Altera 公司生产的 cyclone 系列的器件，型号为 EP1C6Q240C8。利用 Altera 的器件库，找到一个 BCD 的计数器：74LS160， （如图 7-2）从它的波 数字电子技术实验报告册 28 形图（图 7-3）中可看到它具有的逻辑功能：BCD 计数，异步清零，同步置数，有进位输出。其中 CLK-为时钟信号； ENT、 ENP- 为使能信号，高电平有效； CLRN-异步清零端，电平为高时，计数器清零，电平为低时，允许计数； LDN-同步置数端，为高电平时，计数器置数，QDQA= DA，为低电平时，允许计数； DA-置数端； QDQA-计数器输出端； RCO-进位输出端。 COUNTER CLK ENT A B C D LDN ENP CLRN QD QA QB QC RCO 74160 inst9 图 7-2 74 LS160 图形符号 图 7-3 74 LS160 波形图 74LS160 是一个可以对输入时钟进行十分频的器件。当计数器从 0 计数到 9 时，RCO 从低电 平跳到高电平，在下一个脉冲到来时，RCO 再回到低电平。每十个计数脉冲 RCO 翻转一次，利用 RCO 特性，将前一级的 RCO 输出端接到下一级的时钟输入端，就完成了连续分频的目的。调用 6 次 74LS160，即可完成设计电路要求。 为了使电路层次清楚，形式简洁，将分频电路创建符号文件。 将待分频的时钟信号输入到 CLK，分频后输出的信号连接到实验装置 LED 指示灯电路。创建 一个顶层文件。画出电路。 编辑该电路，进行器件管脚定义。AssignmentsPins，在打开的界面中找出 Location，点击此 数字电子技术实验报告册 29 处，出现将要被定义的管脚符号，找出当前信号被定义的管脚，即电路在此端口连接到 FPGA 外围 电路的具体位置，输入或输出属性。将分频的信号输出到 LED 显示电路即可进行观察设计结果。 对顶层电路进行功能仿真。 五、 实验报告要求（请在下面的空白页中完成，上面已有的表格除外） (1) 画出分频器电路底层图，并对电路中所用器件功能、作用加以说明； (2) 画出分频器电路顶层图； (3) 截取分频器电路仿真波形图； (4) 对硬件电路输出显示结果加以分析。 数字电子技术实验报告册 30 数字电子技术实验报告册 31 实验报告得分 指导教师 实验室地点 实验室日期 数字电子技术实验报告册 32 实验八实验八 基于基于 FPGA 的跑马灯实验电路设计的跑马灯实验电路设计 一、 实验目的 (1) 进一步熟悉 MAXPLUS II、QUARTUS II 等电子开发工具的基本使用方法。 (2) 掌握使用移位寄存器、计数器、译码器等集成电路进行综合电路设计方法。 (3) 运用图解法设计跑马灯电路，并进行电路仿真。 二、 实验仪器 (1) 计算机； (2) EDA/SOPC 实验开发装置。 三、实验内容与要求 设计一个跑马灯电路。要求输出 8 个 LED 灯从左到右逐个点亮，然后再从右到左逐个点亮， 并能自动进行周期循环。 四、 电路原理 彩灯控制器电路拟采用 74LS194 为核心控制彩灯左移、右移及闪烁功能，围绕 74LS194 的 S1、S0 工作的控制方式，S1、S0 需要自动周期性的变化，为了实现自动模式转换，设计一个状态 计数器，控制彩灯模式转换，利用 74LS153 双四选一电路，将 S1、S0 的状态置入 74LS194，完成 周期性地读取。 (1) 74LS194 功能表如表 8-1 所示。有四种工作方式：同步并行置入、右移、左移、 空 操 作（禁止时钟） 。 表 8-1 74LS194 功能表 输入端输出端 方式 串行 并行 MR S1 S0 CLK SLSI SRSID3 D2 D2 D0 Q0 Q1 Q2 Q3 LX XXX XX X X XL L L L HX XLX XX X X X Q00 Q10 Q20 Q30 HH H X X a b c da b c d HL HX HX X X X H Q0n Q1n Q2n HL HX LX X X XL Q0n Q1n Q2n HH LH XX X X XQ1n Q2n Q3n H HH LL XX X X XQ1n Q2n Q3n L HL LXX XX X X XQ10 Q20 Q30 Q40 当加有四位数据并且两个方式控制输入端 S1 和 S0 均为高电平时就可以完成并行置数。在时钟 数字电子技术实验报告册 33 输入正跳变后数据被置入相应的触发器并出现于输出端。在置数期间，串行数据流被禁止。 当 S0 为高电平，S1 为低电平时，在时钟脉冲上升沿到来时，完成同步右移操作。此方式的串 行数据在右移数据输入端送入。当 S0 为低电平，S1 为高电平时，数据同步左移，新的数据在左移 串行输入端送入。当 S0 和 S1 均为低电平时，触发器的时钟被禁止。 引出端功能及名称： Q0Q3 数据输出端； D0D3 并行数据输入端； S1S0 方式控制输入端； 清零端； MR SRSI 右移串行输入端； SLSI 左移串行输入端； CLK 时钟输入端。 (2) 74LS153 是一个双 4 选 1 线数据选择器/多路开关，包含两个完全相同的 4 选 1 数据选择器。 两个数据选择器有公共的地址输入端，而数据输入端和输出端是各自独立的。通过给定不 同的地址代码，可从 4 个输入数据中选出所要的一个，并送至输出端。 74LS153 功能表如表 8-2 所示。 表 8-2 74LS153 功能表 选择输入端数据输入端选通输出 A1 A0D0 D1 D2 D3SY X X L L L L L H L H H L H L H H H H X X X X L X X X H X X X X L X X X H X X X X L X X X H X X X X L X X X H H L L L L L L L L L L H L H L H L H 引出端功能及名称： S0S1 数据选通输入端； D13D10 数据输入端； D23D20 数据输入端； A1A0 选择输入端； Y1Y2 数据输出端。 本设计方案的关键是 S1、S0 状态信息如何传送给 74LS194，S1、S0 状态信息要与整个彩灯控 制电路相匹配，不同的 S1、S0 状态，送入 74LS194 数据输入端的数据不同，利用 74LS153 作为数 据选通，连接到 74LS194 数据输入端，不同的工作状态，选通数据输出不同，这是设计的主要关键 数字电子技术实验报告册 34 点之一。 电路中，利用 74LS161 完成状态计数工作，每 8 个时钟脉冲，状态计数器完成加 1 操作，完成 移位方式控制，利用 74LS194 完成左移或右移及闪烁功能，利用 74LS153 完成左右移数据输入选 通控制。原理框图如图 8-1 所示。 移位寄 存器 数据选通器脉冲计数器 状态计数 器 Clk 指示灯 电路 图 8-1 原理框图 根据任务要求可以列出自动循环状态和 74LS194 移位控制工作方式如表 8-3 所示。 表 8-3 工作方式表格 移位寄存器数据输入 状态计数器 （Q1、Q0） B（高位） BS1 BS0 A（低位） AS1 AS0 BSRSI BSLSIASRSI ASLSIABCD 00 （置数闪铄） 1 11 1X/0 X