集成电路版图设计基础第8章：噪声问题.ppt

集成电路版图设计基础 basics of IC layout design,instructor: Zhang Qihui e-mail:,河 南 大 学,H e n a n U n i v e r s i t y,school of phye,basics of ic layout design,2,第八章 噪声问题,利用常识解决噪声的方法 导线方面的解决方法,school of phye,basics of ic layout design,3,原因： 噪声在集成电路中可以成为一个很大的问题，特别是当电路是一个要接收某一很弱信号的非常敏感的电路，而它又位于一个正在进行着各种计算、控制逻辑和频繁切换的电路旁边的时候。必须特别注意版图和平面布局。 吵闹的邻居 和祖母聊天 摇滚乐队 调小声音 乐队回屋 - 关好门窗 - 和祖母回屋 （搬家） （拒绝回屋 - 司法长官 定时排练 轮换错开）,利用常识解决噪声的方法,school of phye,basics of ic layout design,4,调小音量： 在电路中相当于减小信号摆幅。 在一个混合信号芯片中，主要是让数字部分保持安静，即采用电压摆幅小的数字逻辑。 电压摆幅基本上不属于版图问题，但可在某些时候也可以成为版图问题，如可以选择电压摆幅小的库。 摇滚乐队搬进他们自己的屋里： 房间提供“隔离”。 可把产生噪声的模块藏在“死亡之墙”的后面。 建立墙壁的版图技术有许多种。一个简单的方法是用一大圈接地的衬底接触把整个模块围起来。,利用常识解决噪声的方法,school of phye,basics of ic layout design,5,摇滚乐队搬进他们自己的屋里： 如果将衬底接触的尺寸设计得很小，噪声就有可能绕过它或从它的下面通过。一个大的接触则意味着不会发生这种情况。 如果担心噪声问题，不要使用很细的导线。要用导电良好的粗大导线。,利用常识解决噪声的方法,100mV,GND,noise,0mV,GND,noise,big fat wire,school of phye,basics of ic layout design,6,衬底噪声(substrate noise) 产生原因： 源/漏-衬底pn结正偏导通，或者电源连线接点引入的串绕，使得衬底电位会产生抖动偏差。 解决方法： a. 轻掺杂的衬底，用保护环把敏感部分电路包围起来 b. 把gnd和衬底在片内连在一起，然后由一条线连到 片外的全局地线，使得gnd和衬底的跳动一致，也 可以消除衬底噪声 c. 场屏蔽作用：每个block外围一层金属，使每单元 模块同电势，而且模块之间不相互影响,利用常识解决噪声的方法,school of phye,basics of ic layout design,7,衬底可靠电位的连接： a. 尽量把衬底与电源的接触穿孔（substrate contact）的位置和该位置的管子的衬底注入极 （substrate injector）的距离缩小，距离越近越 好，因为这种距离的大小对衬底电位偏差影响非常 大。 b. 把衬底接触孔的数量增多，尽量多打孔，保证衬底 与电源的接触电阻较小。,利用常识解决噪声的方法,school of phye,basics of ic layout design,8,回到自己的屋里： 不仅在噪声模块周围放置保护带，把安静模块也用保护带围起来。 双重隔离,利用常识解决噪声的方法,noisy block,quiet block,school of phye,basics of ic layout design,9,关闭所有的门窗： 要用保护带包围整个噪声模块，而不要留有任何缝隙。因有些噪声会从此处溜出去。 呼叫行政长官： 使摇滚乐队同意在每周特定时间排练相当于一个设计人员对电路的协调问题而不属于版图问题。 控制噪声电路和安静电路在不同的时间工作，轮换错开。,利用常识解决噪声的方法,school of phye,basics of ic layout design,10,搬到一个新的居住小区： 把噪声电路和安静电路远离放置。,利用常识解决噪声的方法,noisy,quiet,noisy,quiet,school of phye,basics of ic layout design,11,同轴屏蔽： 信号沿内部导线传送，外层的屏蔽线接地。 外界出现的任何噪声都由接地信号线接收而不会被内部的信号线接收。 版图中可以采用同样的方法。想办法用360度的屏蔽包围信号线。,导线方面的解决方法,signal,M3,GND,M3,GND,M2,M2,surrounded by shielding,signals,M3,GND,M3,GND,M2,M2,lots of quiet signals,school of phye,basics of ic layout design,12,差分信号： 差分电路是一种用来检测两个同一来源的特殊走线的信号之差的设计技术。两条导线自始至终并排排列。每条线传递同样的信息，但信息的状态相反。 差分逻辑有很强的抗噪声能力。,导线方面的解决方法,block 1,block 2,noise,paired lines will be hit by the same noise spikes.,signal through line A,signal through line B,differential A - B,school of phye,basics of ic layout design,13,去耦供电轨线： 供电轨线上放置尺寸很大的去耦电容。 闯入供电轨线的任何噪声首先被吸收到接地线，只有很少的噪声能越过这个电容进入电路。,导线方面的解决方法,quiet,高频噪声信号通过电容接 地要比冲向电路容易得多,noise,V+,V-,school of phye,basics of ic layout design,14,层叠供电轨线： 把电源轨线和接地轨线交替排列。 这一技术本身就在轨线之间形成了额外的去耦小电容，采用这种方法我们可以用小得多的空间来去耦供电轨线，而不需要在电路中插入一个大电容。,导线方面的解决方法,层叠供电轨线能 得到额外的小电容,V+,M4,GND,M3,V+,M2,GND,M1,school of phye,basics of ic layout design,15,谐波干扰： 把信号分解，会看到一个基本频率和许多谐波。 谐波通常比原有信号弱且其频率位于原有频率的倍数上的信号。 电路的某一个谐波可能正好与你需要处理的另一个输入信号的频率一样，必须消除这一谐波噪声。 可以采用相关噪声技术，如保护带、隔离屏蔽信号等，来消除/减弱谐波有可能引起的干扰。,导线方面的解决方法,school of phye,basics of ic layout design,16,width and spacing： widening wires and increasing spacing between wires reduce coupling noise to some extent. solving inductive and capacitance noise: one approach is dedicate power and ground planes, much like in a printed circuit board. another approach is to shield noise-sensitive nets (clock, analog voltage) with