计算机组成原理同步练习册答案.pdf

计算机组成原理 计算机系统概论 填空题 1. 计算机系统是由 硬件 和软件两大部分组成的，前者是计算机系 统的物质基础，而后者则是 计算机系统解题的灵魂 ，两者缺一不 可。 2. 存储程序是指 解题之前预先把程序存入存储器 ；程序控制是 指 控制器依据所存储的程序控制计算机自动协调地完成解题的任务 ，这两者合称为存储程序控制，它是冯诺依曼型计算机的重要工作方 式。 3.通常将控制器和运算器合称为 中央处理器(CPU) ；而将 控制器、运算器和 内存储器 合称为计算机的主机。 4.计算机系统的硬件包括 控制器 、 运算器 、存储器、I/O接口 和I/O设备等五大部分。 选择题 1. 指令周期是指（ C ）。 CPU从主存取出一条指令的时间 CPU执行一条指令的时间 C. CPU从主存取出一条指令加上执行该指令的时间 问答题 1. 存储程序控制是冯诺依曼型计算机重要的工作方式，2. 请解 释何谓存储程序、程序控制？ 答：存储程序是指将解题程序(连同原始数据)预先存入存储器； 程序控制是指控制器依据存储的程序，控制全机自动、协调的完成解题 任务。 3. 计算机系统按功能通常可划分为哪五个层次？画出其结构示意图 加以说明。 答：.五级组成的计算机系统如图1.7 (课本P18) 1）微程序设计级：微指令直接由硬件执行。 2）一般机器级(机器语言级)：由微程序解释机器指令系统，属硬件 级。 3）操作系统级：由操作系统程序实现。 4）汇编语言级：由汇编程序支持执行。 5）高级语言级：由高级语言编译程序支持执行。 这五级的共同特点是各级均可编程。 计算题 4. 设某计算机指5. 令系统有4种基本类型的指6. 令A、 B、C和D，7. 它们在程序中出现的频度(概率)分别为0.3、0.2、 0.15和0.35，8. 指9. 令周期分别为5ns、5.5ns、8ns和 10ns，10. 求该计算机的平均运算速度是多少MIPS(百万11. 条 指12. 令每秒)？ 解:指令平均运算时间： T=50.35.50.280.15100.357.3 (ns) 平均运算速度： V=1/T=1/(7.3103)137(MIPS) 运算方法与运算器 填空题 1. 若某计算机的字长是8位，已知二进制整数x10100，y 10100，则在补码的表示中， x补 00010100 ，y补 11101100 。 2. 若浮点数格式中阶码的基数已确定，而且尾数采用规格化表示 法，则浮点数表示的数，其范围取决于浮点数 阶码 的位数，而精度 则取决于 尾数 的位数。 3.浮点加减法运算对阶的原则是 _小阶向大阶看齐_，即将小阶的 尾数右移。浮点运算结果的溢出是 指阶码大于所能表示的最大正阶_， 溢出时应将溢出标志位置为1。 4.设有4位二进制数1101，采用奇校验码，则校验位P= _ 0 _；奇 偶校验码只能检测出_奇数位_ 的错误，但无纠错能力。 5. 16位（包括1位符号位）的定点小数，若用补码表示，其表示的真 值范围是 1（1215） ，最多能表示 65536（或216） 个不同的数。 6.计算机中的溢出标志OF受 算术运算类 指令的影响；而零标 志“ZF”则在结果为_零 _时被置为1。 7. 汉字在计算机中的表示方法有汉字的输入编码，还有 汉字内码 和 汉字字模码 等三种。 选择题 1下列各数中，最大的数是（ B ）。 A. (101001)2 B. (53)8 C. (42)10 2. 下列机器数中，真值最小的数是（ C ）。 Ax补1.10101 By补1.10110 Cz补1.01011 3. 下列各组机器数，真值相等的一组是（ A ）。 Ax原1.1000 y补1.1000 Bx原1.1010 y补 1.1010 Cx补11000 y移11000 Dx补11001 y反 11001 4用n位字长的补码（其中1位符号位）表示定点整数时，所能表示 的数值范围是（ C ）。 A0N2n-1 B0N2n-1-1 C-1N- (2n-1-1) 和 0N2n-1-1 D-1N-2n-1 和 0N2n-1-1 5. 用8位二进制数控制输出状态，若要使高4位都为1，而使低4位保 持不变，可用8位逻辑数11110000与原来的8位输出数据进行（ C ） 运算即可。 A逻辑非 B逻辑乘 C逻辑加 D逻辑异 问答题 1.通常，计算机中的基本逻辑运算是哪4种？逻辑运算的特点是什 么？ 答：计算机中的基本逻辑运算是逻辑非、逻辑乘、逻辑加和逻辑异 等4种 逻辑运算的特点是：1）.按位进行,各位的结果互不牵连；所以无借位、 进位、溢出等问题。2）.运算简单；3）.每一位都可看成一个逻辑变 量。 所以无符号位、数值位、阶码和尾数的区分。 计算题 1. 已知二进制数x0.101110，y0.101011，用双符号位补码 求xy和x-y的值，要求写出计算机中的运算步骤，并指出是否有溢 出。 解： X补= 11.010010 ， Y补= 11.010101，Y 补=00.101011 x补 11.010010 + y补 11.010101 x+y补 10.100111 运算结果溢出，xy1.011001 x补 11.010010 + y补 00.101011 xy补 11.111101 运算结果无溢出，xy0.000011 2.已知x0.1011，y-0.1010，用原码一位乘法求xy的值，要 求写出计算机中的运算步骤。 解：x原0.1011，y原1.1010 乘积的符号位Zs011，尾数绝对值相除。 所以xyP40.01101110 xy原1.01101110 故 xy-0.01101110 3. 设浮点数的阶为5位（包括2位阶符），尾数为8位（包括2位尾 符），用补码表示，已知二进制数 x=2-0110.101011，y=2- 010(-0.110101)，按浮点规格化的运算方法，求x+y的值，要求写出机 器的运算步骤。 解： x和y的浮点机器数（阶和尾数均用补码表示） x浮11101，00.101011 y浮11110，11.001011 求阶差 E补Ex补+ -Ey补 111010001011111 可见 E1，说明x的阶码小。将Mx补右移一位 即 MxMy补11.100000(1) 尾数运算结果应向左规格化（这里要左移1位），阶码减1，即： xy浮11101，11.000001 所以 xy2-011(-0.111111)，运算结果无溢出。 存储系统 填空题 1. 在当今计算机系统的三级存储系统中,CPU能直接访问的存储器是 _Cache和主存储器_ _，不能直接访问的存储器是_辅助存储器_ 。 2在有一级Cache的系统中，设主存和Cache的存储周期分别是TM 和TC，若不命中率是(1-H)，则CPU访问存储器的平均时间TAHTC + (1-H) TA 。 3. 在并行操作的存储器中，有 双端口存储器 、 相联存储器 和多模块交叉存储器等。 4.主存和Cache的映射方式有全相联映射、直接映射和_组相联 _映射 三种，其中灵活性大、Cache的行利用率高但速度较慢的映射方式是_ 全相联映射 。 5.虚拟存储器指的是_主存储器辅助存储器_这一存储层次，它给 用户提供了一个比实际_物理地址_空间大得多的虚拟地址空间。 6.某32位CPU有32根地址线，内存按字节编址，则主存物理存储空间 是_4_GB； 虚拟地址码46位，则虚拟存储空间是_64_TB。 选择题 1. 存储周期是指( C )。 A存储器的读出时间 B存储器的写入时间 C存储器进行连续读或写操作所允许的最短时间间隔 D存储器进行连续写操作所允许的最短时间间隔 2. 主存储器和CPU之间增加Cache的目的是 ( B )。 A. 扩大主存的容量 B. 解决CPU与主存之间的速度匹配问题 C. 扩大CPU中通用寄存器的数量 3. 某SRAM芯片，其存储容量为64Kl6位，该芯片的地址线和数据 线数目为 ( B )。 A64，16 B16，16 C64，8 D16，64 4计算机系统中的存储系统是指（ C ） A. 内存储器 B. 半导体存储器和磁盘存储器 C. 内存储器和外存储器 D. 半导体读写存储器 5. 某4模块交叉存储器，每个模块的存储容量为128K64位，存储周 期为40ns。则存储器的总容量 512 K64位 。连续启动存储模块的时间 应为 10 ns。 6某DRAM芯片，其存储容量为4M8位，该芯片的地址线采用 行、列地址复用，而且行、列地址位数相同，则该芯片的地址线和数据 线数目分别是（ B ）条。 A11，1 B11，8 C22，8 7相联存储器是按（ C ）进行寻址的存储器。 A . 地址指定方式 B. 堆栈存取方式 C. 内容指定方式 8. 交叉存储器实质上是一种( 模块式 )存储器，它能（并行 ） 执行多个独立的读写操作。 A. 模块式，并行 B. 模块式，串行 C. 整体式，并行 9. 活动头磁盘存储器的平均存取时间是指( D )。 A. 平均找道时间 B. 最小找道时间 C. 平均等待时间 D. 平均找道时间加上平均等待时间 10.某机字长为32位，主存容量为1MB，若按字编址，它的寻址范围是 ( C )。 供选择的答案：A. 01M B. 0512KB C. 0(256K-1) D. 0256KB 11. 在Cache的地址映射中，若主存中的任何一块均可映射到Cache 的任一行的位置上，则这种方法称为（ B ）。 A. 直接映射 B. 全相联映射 C. 组相联映射 问答题 1当前存储系统通常采用三级或三级以上的存储结构，试画出三级 存储结构的框图，并说明每一级存储器的功能。 答：通常采用三级的存储结构如下图所示，各级存储器的功能如下： 1）. 高速缓冲存储器（Cache） 利用CPU运行程序的局部性原理，Cache存放最活跃的程序和数据； 若使CPU访问存储器时在Cache访问到的概率高，则从CPU的角度看存 储系统，看到的存储器是Cache的速度。 2）. 主存储器（M.S） 即是主要存储器（主存），存放计算机运行期间的大量程序和数 据；既能为CPU直接访问，又能把最活跃的程序和数据存放到Cache 中，供CPU使用。 3）. 辅助存储器 存放当前暂不参与运行的程序和数据，当CPU需要时，再与主存成 批交换信息。 由磁盘存储器、光盘存储器和磁带存储器构成。 2MOS动态存储器为什么要进行刷新？常用的刷新方式是哪三 种？并加以说明？ 答：由于动态存储元是以电荷形式存储信息的，栅极电容会 缓慢泄放电荷，为维持所存信息，需定时补充电荷，这就是刷新。 常用的刷新方式有三种 集中刷新方式：刷新操作集中进行。 优点：存储器系统的读写周期接近于存储器件的读写周期，速度快。 缺点：刷新期间不能进行读/写（死时间），增加存储管理困难。 分散刷新方式：在每次读/写后都进行一行的刷新操作。 优点: 不存在死时间。 缺点: 刷新占时多，降低了存储系统的速度。 异步刷新方式：在行刷新的间隔时间里按序进行一行的刷新操作。 可安排在存储器不读不写时进行。 优点: 不存在死时间，刷新占时少。 缺点: 控制线路复杂。 3解决主存与CPU速度不匹配的主要途径有哪些？试加以说明。 答：解决主存与CPU速度不匹配的的主要途径： 在CPU内部设置多个通用寄存器； 采用并行操作的存储器； 在CPU和主存之间插入Cache； 采用更高速的存储芯片。 由于通用寄存器的速度与CPU匹配，多个通用寄存器可以存放运算的 中间结果，减少CPU访存次数；并行操作的存储器有双端口存储器、多 模块交叉存储器等。它们能实现并行的操作，速度快。 高速缓冲存储器（Cache）是介于CPU与主存之间的用于存放当前最活 跃的程序块和数据的高速、小容量的存储器。Cache是CPU运行程序的 局部性原理，使CPU访问内存储器绝大多数都能在Cache访问到，大大 提高访问内存的平均时间。 4什么叫虚拟存储器？其基本特征是什么？ 答：虚拟存储器是一个容量非常大的存储器的逻辑模型，借助于磁 盘等辅存来扩大主存容量，是指“主存外存”的存储层次。 虚存空间大于实存空间是虚拟存储器的基本特征；虚存空间是由辅 存支持的。 计算题 1. 设存储器容量为64M字，2. 字长为64位，3. 模块数m 8，4. 分别用顺序和交叉方式进行组织。存储周期T48 ns，5. 数 据总数宽度为64位，6. 总线传送周期=5 ns。求顺序存储器和交叉存 储器的带宽各是多少MB/s ？ 解： 8个字的字节数：q(64/8)864 (B) 顺序存储器与交叉存储器读出8个字的时间分别是： t1 8T 848 38410-9 (s) t 2 T+(m-1)48+7(48/8) 9010-9 (s) 则顺序存储器带宽为 W1q / t1 0.167109 (B/s) = 167 (MB/s) 交叉存储器带宽为 W2q / t2 0.711109 (B/s) = 711 (MB/s) 2某计算机系统的内存储器由Cache和主存构成，Cache的存储周期 为5ns，主存的存取周期为30ns。已知在一段给定的时间内，CPU共访 问内存6000次，其中300次访问主存。问： Cache的命中率H是多少? CPU访问内存的平均时间是多少ns（纳秒）? Cache-主存系统的效率是多少? 解： Cache的命中率： CPU访存的平均时间 Cache -主存系统的效率 3有一台磁盘机，其平均找道时间为10ms，平均等待时间 为20ms，数据传输速率为2000B/ms，磁盘机上存放着100块数据，每块 大小平均为4000B。现要把每一块数据取出，并且加以更新，更新后再 放回原处，假设一次取出或写入所需时间为：平均找道时间+平均等待 时间+数据传送时间。另外，使用CPU更新一块数据所需时间为2ms，设 更新时间与输入或输出操作不相重叠。试问： （1）更新磁盘上全部数据需要多少时间？ （2）若磁盘机旋转速度和数据传输速率都提高一倍，更新全部数据 需要多少时间？ 解： (1) 每次磁盘读或写的时间找道时间+等待时间+数据传输时间，故 总的文件更新时间为 (2) 若磁盘机的旋转速度提高一倍，则平均旋转等待时间缩短为10毫 秒；若磁盘机的数据传输率都提高一倍，则变为4000B/ms，故总的文 件更新时间为 分析题 1用16K8位的DRAM芯片构成64K16位的主存，要求： （1）画出该主存的组成逻辑框图。 （2）设DRAM芯片存储体结构为128行，每行为1288个存储 元。存储周期为0.5s，CPU在1s内至少要访问主存一次。试问采用 何种刷新方式较合理？对全部存储单元刷新一遍的实际刷新时间又是 多少s？ 解：所需芯片数量S S（M/L）（N/K） （3.1） =（64K/16K）（16b/8b）8（片） 64K字需16位地址码A15A0，用A15A14二位地址码经2：4译码器产 生4个片选信号，每个片选信号和两片存储芯片的片选端连 接，A13A0与8片存储器芯片连接，具体接法参考课本相关内容，此 处略。 采用异步刷新方式较合理，对全部存储单元刷新一遍的实际刷新 时间是 T=0.512864（s） 2试分析当前计算机存储系统为什么采用三级或三级以上的层次 结构。 解：为了尽可能达到存储系统的设计目标：即在一定的成本下，获 得尽可能大的存储容量，尽可能高的存取速度以及可靠性等。 例如三级存储系统的分级结构（课本P109 图3.1）： （1）高速缓冲存储器 在计算机系统中用于存放最活跃的程序和数据的高速小容量存储 器。 （2）主存储器 用于存放计算机运行期间的大量程序和数据的半导体存储器。 （3）辅助存储器（外存储器） 存放当前暂不参与运行的程序和数据，需要时再与主存成批交换信 息的存储器。例如磁表面存储器（磁盘、磁带）、光盘存储器。 这就有效地把各种不同速度，不同位价格，不同容量的存储器有机 地联系起来，充分发挥各级存储器的特点，尽可能达到存储系统的设计 目标。 3.某8位计算机有16位地址码A15A0(A0为最低位)，现需配置满足 下列要求的主存：地址空间0000H3FFFH为用户程序区，地址空间 D000HDFFFH为系统程序工作区，地址空间E000HFFFFH为系统程序 区(ROM)。可供选用的EPROM芯片为2716（容量为2K8位）、 2764（8K8位），SRAM芯片有4K8位、8K8位和16K8位共5种， 数量不限。试计算出所选用的各种芯片的数量，并画出产生片选信号 的译码逻辑。 解：地址空间为0000H3FFFH的用户程序区，即16KB，可选用2片 8K8位的SRAM芯片；地址空间为D000HDFFFH的系统程序工作区，即 4KB，可选用1片4K8位的SRAM芯片；地址空间为E000HFFFFH的系统 程序区(ROM)，即8KB，可选用1片8K8位的EPROM芯片。 产生片选信号的译码逻辑,可参考课本P137的存储器组成实例【例 3.1】，此处略。 4.若某磁盘装置的平均找道时间为10毫秒，平均旋转等待时间为8毫 秒，数据传输率为2.5M字节/秒。磁盘机上存放着100个文件，每个文件 的平均长度是1M字节。现需将所有文件独一读出并检查更新，然后写回 磁盘机，每个文件平均需要2毫秒的额外处理时间。问： 检查并更新所有文件需要占用多少秒的时间？ 若磁盘机有4个记录面，某一文件的容量大于一条磁道的容量但不大 于一个柱面的容量，则在更新过程中，应将文件记录在同一个记录面上 还是在同一个柱面上？为什么 【解】 (1) 每次磁盘读或写的时间找道时间+等待时间+数据传输时间，故 总的文件更新时间为 (2) 应将文件记录在同一个柱面上，可以不必再次找道，避免再次找 道耗费时间。 5.设磁盘的平均找道时间是ts秒，平均等待时间是tw秒,数据传输率 是R字节/秒，试分析写入一块字节数为B的数据所需的时间TB是多少秒? 解：读/写一块字节数为B的数据所需的时间为tB，则 指令系统 填空题 1机器指令的基本结构主要有 操作码字段 和 地址码字段 两部 分。 2存储器堆栈包括的主要硬件有_内存储区_和_堆栈指针SP_，通常 用PUSH、POP指令完成进栈和出栈操作。 3指令的寻址方式有 顺序寻址方式 和 跳跃寻址方式 两类。 4. 在寄存器间接寻址方式中，有效地址存放在 寄存器 中，而操作数 存放在 主存单元 中。 5二地址指令按操作数的来源不同，可分为 RR 型、 RS 型和SS型 等三种类型的指令。 选择题 1下列几项中，不符合RISC指令系统的特点是（ B ）。 A指令长度固定，指令种类少 B寻址方式种类尽量减少，指令功能尽可能强 C增加寄存器的数目，以尽量减少访存次数 D选取使用频率最高的一些简单指令，以及很有用但不复杂的指 令 2堆栈寻址方式中，设A为累加器，SP为堆栈指针，Msp为SP指示 的栈顶单元，如果进栈操作的动作是：先(A) Msp，后(SP)-1SP， 则出栈操作的动作应为（ B ）。 A先(Msp)A，后(SP)+1SP B先(SP)+1SP，后(Msp)A C先(SP)-lSP，后(Msp) A 3.指令的寻址方式有顺序和跳跃两种方式。采用跳跃寻址方式，可以 实现( D )。 A.堆栈寻址 B.程序的无条件转移 C.程序的条件转移 D. 程序的条件转移或无条件转移 4. 寄存器间接寻址方式中，操作数是在( C )中。 A.程序计数器 B.通用寄存器 C.主存单元 5. 为了便于实现多级中断，保存现场信息最有效的方法是采用( C )。 A. 通用寄存器 B. 控制存储器 C. 堆栈 问答题 1 指2 令系统按功能划分，3 可分为哪几类？ 答：指令系统按功能可划分为：1）数据传送类指令：实现主存单元 和主存单元之间、主存和寄存器之间，寄存器和寄存器之间的数据传 送。 2）算术/逻辑运算类指令：完成定点/浮点数的四则运算，以及求补 等运算；完成逻辑运算、移位操作等。 3）程序控制类指令：改变程序执行顺序。 4）输入输出类指令：实现外设和主机之间，外围设备之间的信息交 换。 5）其他指令：例如字符串处理指令、特权指令、程序状态字寄存器 置位复位指令、测试指令、暂停指令等。字符串处理指令是非数值处理 指令，包括字符串传送、转换、比较、查找和替换等。特权指令是指具 有特殊权限的指令，它主要用于系统资源的分配和管理，一般不直接提 供给用户使用。 4 在计算机中，5 有哪两种堆栈的结构？并说明堆栈有 哪些应用。 答：在计算机中，有寄存器堆栈和存储器堆栈两种堆栈的结构， 1）寄存器堆栈是在CPU中设置一组专门的具有对位串联的若干个 寄存器组成堆栈。 2）存储器堆栈的硬件组成： (1). 在内存开辟一个专用的存储区作为堆栈。 (2). 堆栈指针SP（堆栈指示器，堆栈地址计数器）提供“压 入”或“弹出”数据的地址。 堆栈指令PUSH (进栈), POP(出栈) 堆栈的应用 1）. 为零地址指令提供操作数； 2）存放返主地址，实现子程序嵌套； 3）存放多级中断的有关信息，实现多级中断的嵌套。 分析题 1指令格式结构如下所示，试分析指令格式及寻址方式的特点。 15 10 7 4 3 0 OP 目标寄存器源寄存器 其中OP为操作码。 解：指令为单字长二地址指令；可指定多达2-664种指令；两个操 作数都是来自寄存器，属于RR型指令；这种指令多用于算术逻辑运算。 2.已知计算机指令字长为16位，内存储器按字编址，其双操作数 指令的格式如下： 15 10 9 8 7 0 OPRD 其中OP为操作码，R为通用寄存器地址，试说明在下列各种情况下能访 问的最大主存区为多少机器字? D为直接操作数； D为直接主存地址； D为间接地址(一次间址)； D为变址的形式地址，假定变址寄存器为R1 (字长为16位)。 解： D为直接操作数，可给定8位二进制数据； D为直接主存地址，可访问28256个存储单元； D为间接地址(一次间址)，可访问内存，从中得到16位字长的地址 码，能访问的最大主存区是21664K； D为变址的形式地址，假定变址寄存器为R1 (字长为16位)，有效 地址E(R1)+D ，能访问的最大主存区是21664K 。 中央处理器 填空题 1.CPU的主要功能包括指令控制、操作控制、_时间控制_和_数据加 工_等四个方面。 2设计启停控制电路的两个基本要求：一是启动时，一定要从第一 个节拍电位的前沿开始工作；二是 停机 时，一定要在指令最末一个节拍脉冲结束后才关闭时序发生器 。 3. 在微命令的字段编码表示法中， 相斥性 的微命令可编在同一字段 中；相容性 的微命令应编在不同的字段中。 4微指令的基本结构主要包括 操作控制字段 和 顺序控制字段 两部分。 5CPU中，保存当前正在执行的指令的寄存器是 指令寄存器 （IR） ，保存下一条指令地址的寄存器是 程序计数器（PC） 。 6在微程序控制器中， 控制存储器(CM) 用来存放完成机器指令系 统功能的微程序，它一般是高速的 只读 存储器，这个存储器的地址称 为微地址 7. 计算机中时序信号的作用是为计算机各部分的协调工作提供时序标 志 ，时序信号的基本体制是 电位-脉冲制 。 8.在组合逻辑控制器中，时序信号通常采用_主状态（CPU）周期 节拍电位节拍脉冲_三级体制；而在微程序控制器中，一般采用_节 拍电位节拍脉冲二级体制。 9.并行处理技术已成为计算机技术发展的主流。并行性的含义一是 同时性，即指两个或两个以上的事件在同一时刻发生；二是_并发性 _，即指两个或两个以上的事件在同一时间间隔内发生。 选择题 1CPU内通用寄存器的位数，通常取决于（ C ）。 A存储单元的位数 B程序计数器PC的位数 C机器字长 2在采用微程序控制的计算机中，（ B ）。 A每条指令由一条微指令来执行 B每条指令由一段微程序来执行 C每条微指令由一条机器指令来执行 D每一段微程序由一条机器指令来执行 3. 以下说法错误的是（ B ）。 A. 指令执行过程的第一步都是取指令操作 B. 为了进行取指令操作，控制器需要得到相应的指令 C. 取指令操作是控制器自动进行的 D. 在指令长度相同的情况下，所有取指令的操作都是相同的 问答题 1时序信号的作用是什么？总清信号的作用又是什么？ 答：时序信号的作用是为计算机各部分的协调工作提供时序标志。 总清信号的作用主要是使计算机处于正常的初始状态，例如把时序 电路的有关触发器和I/O接口电路中的设备状态触发器预置为正确的初 始状态等，这些触发器的状态在开机时是随机的，不能保证启动后计算 机能正常工作。为此必须有总清信号，它在机器启动时由电源电路产生 或按下总清开关产生。 2.什么叫指令周期？在组合逻辑（硬布线）控制器中，通常采用的 是哪三级的时序体制？ 答：取出并执行一条指令所需的时间，称为指令周期。通常，指令周 期的长短与指令的复杂程度有关。 组合逻辑控制器通常采用三级的时序体制：即主状态(CPU)周期-节 拍电位-节拍脉冲。 6 CPU对整个计算机系统的运行是极其重要的，7 试谈 谈CPU所具有的四个方面的功能。 答：CPU所具有的四个方面的功能： （1）指令控制，即程序的顺序控制。 主要是由程序计数器PC（顺序寻址）和控制类指令的执行（跳 跃寻址）实现的。 （2）操作控制 由执行指令的一系列微操作信号进行控制。 （3）时间控制 对各种操作实施时间上的控制。主要是由时序信号发生器等实 现。 （4）数据加工 对数据实现算逻运算等的处理。 CPU的前三个功能主要是由控制器实现的，最后一个功能则是在运 算器实现的。 计算题 1若某计算机的主频为200MHz，每个CPU周期平均包含4个主频周 期，每个指令周期平均有3个CPU周期，问： （1）该机平均指令执行速度为多少MIPS（百万条指令每秒）？ （2）若主频提高到500MHz，每个CPU周期平均包含4个主频周期， 采用流水方式，每个指令周期平均为1.2个CPU周期，则平均指令执行速 度又是多少MIPS？ 解：（1）该机平均指令执行速度为： V=200(43)=16.7 ( MIPS) (T=1/F) （2）平均指令执行速度: V=500(41.2)=104 (MIPS) 分析题 1. 今有4级指令流水线，分别完成取指、指令译码并且取数、运算、 送结果四步操作。假设完成各步操作的时间依次 为10ns，12ns，10ns，8ns。请问： (1) 流水线操作的时钟周期应设计为多少ns？ (2) 若相邻两条指令I和I+1分别是：ADD R1，R3和SUB R3，R5。前 者完成 (R1)+(R3) R3的操作；后者完成 (R3) - (R5) R5的操作，问 是否发生数据相关？假设在硬件上不采取措施，那么第I+1条指令要推 迟多少时间进行？ (3) 如果在硬件设计上加以改进，至少需推迟多少时间？ 解：（1）流水线操作的时钟周期应设计为12ns （2）发生数据相关。假设在硬件上不采取措施，那么第I+1条指令要 推迟两个时钟周期即24ns进行。 （3）如果在硬件设计上加以改进，例如采用内部向前技术，则可不 需推迟。 2.已知某机采用微程序控制方式，其控制存储器的容量为 102440（位）。微程序可在整个控制存储器中实现转移，可控制微程 序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断 定方式。请问： (1).微指令中的微命令字段、判别测试字段和下地址字段分别应为 多少位？ (2).画出围绕这种微指令格式的微程序控制器的逻辑框图。 解：(1).控制存储器的容量为102440（位），所以下址字段为10 位（2101024），可控制微程序转移的条件共4个，故P字段为4位，操 作控制字段为40（104）26位。 (2).微程序控制器的逻辑框图如下：（课本P234，图5.22） 总线及其互联机构 填空题 1总线是构成计算机系统的 互联机构 ，是多个 系统功能 部件之 间进行数据传送的公共通路。 2. 根据总线传送信息的性质